找到约 2,974 条结果
www.eeworm.com
Verilog HDL数字设计与综合 夏宇闻译（第二版）.rar
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->Verilog HDL数字设计与综合 夏宇闻译（第二版）.rar
www.eeworm.com
VeriLog HDL语言 xilinx ISE 10.1，高教仪EXCD-1FPGA电路板
VeriLog HDL语言 xilinx ISE 10.1，高教仪EXCD-1FPGA电路板
www.eeworm.com
加权多项式采用CRC16=X16+X15+X5+1
加权多项式采用CRC16=X16+X15+X5+1，函数crc16(uchar *ptr,uchar len)对地址ptr起始的len个字节进行CRC校验，并将结果保存在变量CRC中。
www.eeworm.com
循环冗余校验CRC (Cyclic Redundancy Check)码是由分组线性码的分支而来
循环冗余校验CRC (Cyclic Redundancy Check)码是由分组线性码的分支而来，其主要应用是二元码字。编码简单且误判概率很低，在通信系统中得到了广泛的应用。
www.eeworm.com
two crc16 functions, one optimized for size, one optimized for speed, useful for 8-bit microprocesso
two crc16 functions, one optimized for size, one optimized for speed, useful for 8-bit microprocessor