找到约 1,933 条结果
www.eeworm.com
虽然不是什么好东东，但如果有朋友遇到这样我这样问题的时候，就可以拿这个东西帮忙了。
运行环境：JDK1.5 或更高。
2014-01-21 12:47:02
下载 137
查看 1,062
www.eeworm.com
下面我们就来看一看到底是什么原因让客户觉得使能DCACHE后FMC就工作不正常了。
2022-02-23 02:00:01
下载 10
查看 1,806
www.eeworm.com
是什么因素导致电压的高低、电流的大小?为什么会发生由用电引发的火灾?为什么家里几个月没人住，还会产生电费?很多经常听到的，看似简单，又不容易说清的问题，通过本章的学习都会有明确的答案。
2022-09-06 00:30:02
下载 9
查看 2,299
www.eeworm.com
Many designers and organizationsare contemplating whether they shouldswitch from one HDL to another.
2013-10-16 18:08:01
下载 103
查看 1,161
www.eeworm.com
设计采用Veriiog_HDL硬件语言。
2013-10-28 23:40:01
下载 199
查看 1,117
www.eeworm.com
设计采用Veriiog_HDL硬件语言。
2013-10-14 23:00:01
下载 35
查看 1,246
www.eeworm.com
Many designers and organizationsare contemplating whether they shouldswitch from one HDL to another.
2014-03-03 09:00:19
下载 129
查看 1,082
www.eeworm.com
≤ ±2 % 系统外部时钟： 1024Hz 测量波形： 方波 Vp-p ＝ 3～5 V 硬件设备：Altera Flex10K10 五位数码管 LED发光二极管 编程语言：Verilog HDL
2013-12-21 16:48:02
下载 189
查看 1,145
www.eeworm.com
据此可以用Verilog HDL或VHDL来加以描述，并进一步用FPCA或ASIC来加以实现，也可做成以太网MAC核.
2016-05-29 00:28:01
下载 184
查看 1,071
www.eeworm.com
· 摘要： 本文提出了一种用于32位浮点DSP处理器的改进型DMA结构.采用两级数据流水线结构,外设与内部存储器的数据传输速率比原来提高了一倍.使用verilog HDL语言对其进行编码和仿真
2024-06-03 10:20:02
下载 10
查看 8,477
www.eeworm.com
PPT格式，一章内容
本章介绍了Xilinx公司的ISE5.2中的综合工具XST的综合属性、HDL代码参数设置、专用参数选项设置，使用XST综合设计、实行设计的步骤与方法。
2024-09-22 03:10:01
下载 7
查看 3,417
www.eeworm.com
The LogiCORE™ GTP Wizard automates the task of creating HDL wrappers to configure the high-speed
2013-10-23 17:16:01
下载 191
查看 1,131
www.eeworm.com
The LogiCORE™ GTP Wizard automates the task of creating HDL wrappers to configure the high-speed
2013-10-20 21:36:01
下载 67
查看 1,079
www.eeworm.com
这个全面的QuickLogic FPGA设计环境包括完整的集成电路图和基于HDL的设计入门、HDL语言编辑器和设计指南、Mentor Graphics的逻辑综合支持、100%的全自动布局及布线、静态时序分析
2023-04-16 18:10:03
下载 6
查看 3,900
www.eeworm.com
This application note contains a reference design consisting of HDL IP and Xilinx AdvancedConfiguration
2013-11-14 18:48:02
下载 150
查看 1,229
www.eeworm.com
This application note contains a reference design consisting of HDL IP and Xilinx AdvancedConfiguration
2013-10-22 14:28:01
下载 116
查看 1,068
www.eeworm.com
Verilog HDL语言实现
2017-01-30 10:33:01
下载 38
查看 2,092
www.eeworm.com
但是一些时候人们依然通过编写HDL代码来实现时钟的分频，以实现特殊的分频系数，可调节的占空比和其它DLL/PLL不容易实现的功能。
2025-01-29 06:40:01
下载 9
查看 6,861
www.eeworm.com
技术的优势
1.3 EDA 的发展趋势
【习题】
第 2 章 EDA 设计流程及其工具
2.1 设计流程
2.1.1 设计输入(原理图／HDL
2025-03-04 15:40:01
下载 9
查看 5,435
www.eeworm.com
nbsp; NiosII软核处理器是Altera公司开发，基于FPGA操作平台使用的一款高速处理器，为了适应高速运动图像采集，提出了一种基于NiosII软核处理的步进电机接口设计，使用verilog HDL
2014-12-28 20:19:01
下载 117
查看 1,164