找到约 5,359 条结果
www.eeworm.com
基于IEEE 1364标准，系统讲解Verilog基础语法结构，涵盖模块定义、数据类型与逻辑描述，适合FPGA开发入门与进阶学习。
2026-01-27 05:58:45
下载 2
查看 38
www.eeworm.com
基于Verilog实现的FPGA驱动方案，支持12864液晶屏数据接收与显示，涵盖通信协议与硬件控制逻辑，适用于嵌入式显示系统开发。
2026-01-29 14:22:26
下载 1
查看 23
www.eeworm.com
难得一见的Verilog交通灯设计完整资料，涵盖状态机实现与时序控制逻辑，适合初学者快速掌握硬件描述语言核心应用。
2026-02-02 05:50:17
下载 3
查看 65
www.eeworm.com
verilog结构PDF中文版本
verilog结构PDF中文版本
2016-02-11 20:08:01
下载 93
查看 1,052
www.eeworm.com
verilog实践 alu_cpu 算数运算器的verilog实现
2014-11-30 03:49:02
下载 74
查看 1,117
www.eeworm.com
国外经典的 verilog 代码 学习verilog的经典小例子
2017-08-30 10:31:02
下载 39
查看 1,145
www.eeworm.com
双口RAM的verilog描述
双口RAM的verilog描述
2013-12-23 22:11:21
下载 150
查看 1,052
www.eeworm.com
孙子兵法原文+译文+三十六计译文 岁月带给我们的是什么?难道
2015-08-19 00:34:02
下载 35
查看 1,109
www.eeworm.com
什么 是什么是马上 是水磨石什么什么实际上计划 划时代计划
2013-12-11 20:57:02
下载 167
查看 1,057
www.eeworm.com
3W原则
在PCB设计中为了减少线间串扰，应保证线间距足够大，当线中心间距不少于3倍线宽时，则可保持大部分电场不互相干扰，这就是3W规则。3W原则是指多个高速信号线长距离走线的时候，其间距应该遵循3W原则，例如时钟线，差分线，视频、音频信号线，复位信号线及其他系统关键电路需要遵循3W原则，而并不是板上所有的布线都要强制符合3W原则。
满足3W
2021-11-08 01:30:02
下载 10
查看 4,762
www.eeworm.com
减1计数器 一、设计要求 用Verilog HDL语言设计一个计数器。 要求计数器具有异步置位/复位功能，可以进行自增和自减计数，其计数周期为2^N（N为二进制位数）。
2015-03-28 00:30:01
下载 35
查看 1,598
www.eeworm.com
practical_lift_controller
实用电梯控制器
实用电梯控制系统block symbol file
实用电梯控制器的Verilog HDL程设计
2016-09-06 20:09:02
下载 28
查看 1,104
www.eeworm.com
用于FPGA的变长编码算法的HDL编码，包括VHDL及Verilog代码。可用于JPEG及MPEG压缩算法。
2013-12-06 11:47:01
下载 168
查看 1,100
www.eeworm.com
想必编写HDL的同志们用的着，规范的代码更合理。
2014-01-11 22:36:14
下载 174
查看 1,030
www.eeworm.com
altera 公司内部PWM的HDL及驱动代码
2013-12-04 02:29:02
下载 43
查看 1,083
www.eeworm.com
lcd1602的源程序Vrilog HDL语言编写
2013-12-04 07:02:02
下载 180
查看 1,029
www.eeworm.com
Vrilog HDL 八位加法器源程序
2014-01-25 08:25:14
下载 88
查看 1,088
www.eeworm.com
双向RAM控制程序,使用VRILOG HDL 编写，简单实用
2014-01-09 16:01:13
下载 100
查看 1,271
www.eeworm.com
·比较典型的代码风格介绍
2024-08-17 16:30:03
下载 2
查看 7,884
www.eeworm.com
crack for ModelSim, a Verilog, VHDL and mixed VHDL / Verilog CAD simulator for FPGA, board and IC design
2015-07-10 20:58:01
下载 166
查看 1,083