找到约 10,000 条结果
www.eeworm.com

Windows文件系统过滤驱动开发教程,是进行文件系统过滤驱动开发很好的资料

Windows文件系统过滤驱动开发教程,是进行文件系统过滤驱动开发很好的资料
2013-12-06 11:48:01 下载 137 查看 1,113
www.eeworm.com

VC教程下载 VC教程下载 VC教程下载

VC教程下载 VC教程下载 VC教程下载
2014-01-02 20:00:09 下载 147 查看 1,078
www.eeworm.com

Springer link教程 Springer link教程 Springer link教程

Springer link教程 Springer link教程 Springer link教程
2014-01-18 13:56:12 下载 166 查看 1,082
www.eeworm.com

pspice应用教程 pspice应用教程 pspice应用教程

pspice应用教程 pspice应用教程 pspice应用教程
2014-12-02 21:42:01 下载 74 查看 1,043
www.eeworm.com

多好的教程 多好的教程 多好的教程

多好的教程 多好的教程 多好的教程
2013-11-29 07:24:01 下载 126 查看 1,075
www.eeworm.com

pruotues仿真教程 pruotues仿真教程 pruotues仿真教程

pruotues仿真教程 pruotues仿真教程 pruotues仿真教程
2013-12-23 19:31:15 下载 190 查看 1,027
www.eeworm.com

以verilog HDL 语言编写的一首歌曲

以verilog HDL 语言编写的一首歌曲,可供初学者借鉴
2013-09-05 13:00:01 下载 118 查看 1,104
www.eeworm.com

以verilog HDL 语言编写的一首歌曲

以verilog HDL 语言编写的一首歌曲,可供初学者借鉴
2013-12-26 23:48:08 下载 130 查看 1,068
www.eeworm.com

硬件描述语言,verilog HDL,实现了解码器的设计

硬件描述语言,verilog HDL,实现了解码器的设计
2013-12-22 03:21:05 下载 58 查看 1,119
www.eeworm.com

verilog hdl编写,六段流水线CPU.程序完整

verilog hdl编写,六段流水线CPU.程序完整,功能强惊。分为多模块编写
2013-12-10 16:05:02 下载 30 查看 1,149
www.eeworm.com

简单的cpu 设计 用hdl语句设计 能实现基本的功能

简单的cpu 设计 用hdl语句设计 能实现基本的功能
2014-01-22 14:31:01 下载 43 查看 1,109
www.eeworm.com

通用串行异步收发器8251的Verilog HDL源代码.doc

通用串行异步收发器8251的Verilog HDL源代码.doc
2013-12-24 12:11:06 下载 44 查看 1,138
www.eeworm.com

使用硬體描述語言HDL 設計硬體電路

使用硬體描述語言HDL 設計硬體電路,台湾人写的PPT讲义,非常不错。VHDL硬件设计入门学习。VHDL基本語法架構,VHDL的零件庫(Library)及包裝(Package)等内容。
2014-01-22 22:21:16 下载 107 查看 1,050
www.eeworm.com

这是关于2分频的vhdl实现和verilog hdl实现

这是关于2分频的vhdl实现和verilog hdl实现,都已经仿真验证了其正确性,大家可以对比参考。
2014-10-27 06:30:03 下载 115 查看 1,101
www.eeworm.com

用Verilog HDL实现的曼彻斯特编码器和解码器。

用Verilog HDL实现的曼彻斯特编码器和解码器。
2013-12-23 08:00:52 下载 72 查看 1,107
www.eeworm.com

色彩空间转换Hdl代码,效率较高,门级优化极佳.面积小.

色彩空间转换Hdl代码,效率较高,门级优化极佳.面积小.
2014-10-28 09:30:02 下载 60 查看 1,058
www.eeworm.com

帧同步Verilog HDL源程序 实现接收机的同步功能

帧同步Verilog HDL源程序 实现接收机的同步功能
2016-08-22 20:52:01 下载 101 查看 1,332
www.eeworm.com

Verilog HDL 编写的CY7C68013 SLAVE FIFO接口程序

Verilog HDL 编写的CY7C68013 SLAVE FIFO接口程序,实际测试可用。可以直接跟上位机连接,传输数据。
2016-10-13 20:26:02 下载 103 查看 1,140
www.eeworm.com

DDS调试心得,VERIOLG 各HDL和VHDL语言的DDS调试方法

DDS调试心得,VERIOLG 各HDL和VHDL语言的DDS调试方法
2014-12-01 03:20:01 下载 117 查看 1,063
www.eeworm.com

这是用Verilog HDL写的可调占空比分频控制器

这是用Verilog HDL写的可调占空比分频控制器,可以挂在Avalon总线上使用
2016-11-01 10:33:02 下载 48 查看 1,058
‹ 上一页 1 ... 55 56 57 58 59 60 61 62 63 64 65 ... 500 下一页 ›