www.eeworm.com
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->VHDL语言详解.pdf
2023-04-25 07:10:02
下载 1
查看 7,794
www.eeworm.com
动态输出4位十进制频率计的设计,利用HDL语言，实施该功能，然后下到板子实现功能
2025-06-15 13:10:01
下载 9
查看 7,863
www.eeworm.com
AVR单片机
是什么意思？
2013-11-23 19:44:02
下载 94
查看 1,114
www.eeworm.com
使晶闸管导通的条件是什么？
答：使晶闸管导通的条件是：晶闸管承受正向阳极电压，并在门极施加触发电流（脉冲）。
或：uAK>0且uGK>0。
2013-11-22 12:36:01
下载 136
查看 1,305
www.eeworm.com
对 CAN 是什么、CAN 的特征、标准规格下的位置分布等、CAN 的概要及 CAN 的协议进行了说明。
2023-03-11 02:40:02
下载 10
查看 3,790
www.eeworm.com
Verilog入门教程，经典教程，电子档，初学者必读，Verilog HDL是一种硬件描述语言（HDL:Hardware Description Language），以文本形式来描述数字系统硬件的结构和行为的语言
2026-01-23 21:37:46
下载 2
查看 15
www.eeworm.com
这是一个在MAX II CPLD利用FT245BM 模块实现USB传输的读写程序，用的是Verilog HDL语言
2014-01-01 03:12:08
下载 94
查看 1,121
www.eeworm.com
HDLC控制接收数据开始标志7E和去零模块，用于FPGA与E1相接，Verilog HDL语言编写
2016-08-17 00:29:02
下载 71
查看 1,077
www.eeworm.com
状态机电路设计的电子书PDF教程，比较详细的说明了HDL语言设计状态机电路的要领
2017-02-17 20:21:02
下载 99
查看 1,048
www.eeworm.com
本例是关于卷积码的一个简单算法，用verilog HDL语言编写，整个文档包括了产生卷积的整个工程。
2017-06-27 20:05:01
下载 125
查看 1,083
www.eeworm.com
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->Verilog 黄金参考指南.pdf
2023-04-18 05:40:03
下载 4
查看 3,210
www.eeworm.com
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->VHDL 程序设计.PDF
2023-04-21 18:10:04
下载 1
查看 3,945
www.eeworm.com
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->vhdl实现uart.rar
2023-05-07 04:50:02
下载 5
查看 8,173
www.eeworm.com
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->VHDL编程与仿真.rar
2024-08-20 11:10:02
下载 6
查看 8,947