找到约 1,190 条结果
www.eeworm.com
介绍了Sys-
temVerilog在进行同步FIFO验证平台建模时所采用的面向对象思想、多线程、接口、邮箱、时钟块等新技术以及建立验证平台的一般原则和技巧，实现了分层设计和验证过程中的自动监测
2023-09-03 16:50:01
下载 4
查看 3,985
www.eeworm.com
首先对每个像素的灰度级进行从低到高排序，然后在从低到高实现淹没过程中，对每一个局部极小值在h阶高度的影响域采用先进先出（FIFO）结构进行判断及标注。
2023-09-05 09:30:01
下载 2
查看 3,142
www.eeworm.com
其中详细论述了乒乓操作在本系统中的实现方式，通过VHDL实现了摄像头驱动、视频数据流的格式化、FIFO的读写操作、亮度数据的处理、边缘数据的处理以及液晶显示驱动等若干模块。
2023-09-27 03:10:01
下载 7
查看 7,805
www.eeworm.com
支持PCI局部总线接口的HDLC控制器在现实中广泛使用，但是这类ASIC芯片存在很多不尽人意的问题，如业务量大的时候中断FIFO溢出、初始化发送通道时序错误等缺陷，而且芯片版本不断升级，工程应用上面临项目进度失控
2023-09-27 16:20:02
下载 5
查看 7,347
www.eeworm.com
ARM处理器实现了系统的控制；FPGA作为协处理器实现了FIFO，一些接口、时序控制等，协助ARM采集数据。在FPGA中实现硬件电路简化了外围电路，使得设计灵活，开发调试方便，也提高了系统的可靠性。
2023-10-03 03:10:01
下载 2
查看 8,135
www.eeworm.com
(PHY)相连.因此,实现网络处理器与物理层设备的无缝连接就具有重要的现实意义.论文主要研究了通信系统中网络处理器与PHY之间的通信接口协议之间的转换.论文实现了Broadcom公司的BCM1250的FIFO
2024-01-27 19:40:01
下载 4
查看 5,637
www.eeworm.com
style="font-size: 9pt"> 3变压器在电力系统中的主要作用是什么
2013-11-07 17:44:01
下载 114
查看 1,090
www.eeworm.com
经典IC设计电子书培训教程-数字IC系统设计1102页
1.1 IC系统组成概述
IC系统是什么？
2022-02-20 21:30:01
下载 10
查看 10,113
www.eeworm.com
如果产品单一，也许感觉不到不使用分离思想来设计驱动的危害，但是我们想一下，这个世上被人们称道的多是什么？精品，艺术品！精品如何打造？注重细节，不只考虑单一需求！
2023-08-30 01:30:01
下载 1
查看 8,584
www.eeworm.com
最后，根据系统工作要求，本文设计了FPGA系统中的片内逻辑模块，包括视频采集缓冲异步FIFO（先进先出）模块、I2C总线配置模块、视频帧存控制模块、VGA视频显示模块、DVI视频显示模块等。
2013-07-30 19:20:01
下载 168
查看 1,210
www.eeworm.com
在发送器中利用了FPGA内部的分布式RAM创建异步FIFO，节约了FPGA的内部资源和提高了数据传输速度；在接收器中采用了提高抗干扰性的优化设计。
2013-08-06 08:30:02
下载 140
查看 1,143
www.eeworm.com
的成帧操作,数据拆分采用线路循环与帧间插相结合的方法,A路插满一帧(30时隙)后,转入B路E1间插数据,依此类推,循环间插所有的数据.接收电路进行HDB3解码,帧同步定位(子帧同步和复帧同步),线路延迟判断,FIFO
2013-07-16 23:00:01
下载 108
查看 1,183
www.eeworm.com
本文提出的基于FPGA的多通道DRFM系统与基于专用FIFO存储器的DRFM相比，具有更高的性能指标和优越性。
2013-06-01 23:00:01
下载 127
查看 1,144
www.eeworm.com
其中，FPGA是整个数据采集部分的核心，其主要功能包括：实现了ADC控制逻辑和时序生成；配置了FIFO寄存器，缓冲了ADC与DSP之间的转换数据；扩展了UART串口，以实现系统的外部信息接口。
2013-04-24 16:38:41
下载 168
查看 1,091
www.eeworm.com
本文提出的基于FPGA的多通道DRFM系统与基于专用FIFO存储器的DRFM相比，具有更高的性能指标和优越性。
2023-06-12 09:20:03
下载 1
查看 717
www.eeworm.com
的成帧操作,数据拆分采用线路循环与帧间插相结合的方法,A路插满一帧(30时隙)后,转入B路E1间插数据,依此类推,循环间插所有的数据.接收电路进行HDB3解码,帧同步定位(子帧同步和复帧同步),线路延迟判断,FIFO
2023-06-15 23:30:15
下载 7
查看 7,044
www.eeworm.com
最后，根据系统工作要求，本文设计了FPGA系统中的片内逻辑模块，包括视频采集缓冲异步FIFO（先进先出）模块、I2C总线配置模块、视频帧存控制模块、VGA视频显示模块、DVI视频显示模块等。
2023-09-26 19:20:02
下载 3
查看 8,641
www.eeworm.com
本文提出的基于FPGA的多通道DRFM系统与基于专用FIFO存储器的DRFM相比，具有更高的性能指标和优越性。
2023-10-05 04:20:01
下载 8
查看 6,261
www.eeworm.com
在发送器中利用了FPGA内部的分布式RAM创建异步FIFO，节约了FPGA的内部资源和提高了数据传输速度；在接收器中采用了提高抗干扰性的优化设计。
2023-10-07 00:20:01
下载 8
查看 9,713
www.eeworm.com
在发送器中利用了FPGA内部的分布式RAM创建异步FIFO，节约了FPGA的内部资源和提高了数据传输速度；在接收器中采用了提高抗干扰性的优化设计。
2023-12-29 11:20:01
下载 9
查看 141