找到约 1,096 条结果
www.eeworm.com
设计选用硬件描述语言VerilogHDL，在开发工具Xilinx ISE7.1中完成整个系统的设计、综合、布局布线，利用Modelsim进行功能及时序仿真，使用DriverWorks为PCI软核编写WinXP
2023-09-26 18:20:01
下载 8
查看 666
www.eeworm.com
硬件方面，FPGA采用Xilinx公司Spartan系列的XC3S500芯片，用verilog HDL硬件描述语言在Xilinx公司提供的ISE辅助设计软件中实现FPGA编程。
2023-09-27 06:20:02
下载 9
查看 255
www.eeworm.com
硬件方面，FPGA采用Xilinx公司Spartan系列的XC3S500芯片，用verilog HDL硬件描述语言在Xilinx公司提供的ISE辅助设计软件中实现FPGA编程。
2023-09-27 14:50:01
下载 9
查看 192
www.eeworm.com
设计过程首先将CLB电路划分为逻辑电路，互连开关矩阵，使能选择模块，SRAM存储及配置模块几大部分，再采用Verilog语言分别描述每个模块的功能，然后参照数据手册以及ISE产生的配置数据找出各模块的配置规律与互连关系
2023-09-28 08:10:01
下载 5
查看 2,336
www.eeworm.com
第三、根据本文所提的盲多用户检测算法自身特点，选择高性能的Vitex4系列FPGA实现方案，选用4vsx55ff668-12芯片，ISE作为开发环境，XST为综合工具，Modelsim为仿真工具，进行了系统功能定义和模块划分
2023-10-01 08:00:01
下载 4
查看 6,109
www.eeworm.com
本文基于xil inx公司提供的开发环境(ise8.2)、和Virtex2P系列XC2VP30的开发版来设计的，提出一种基于方波的利用DCM(数字时钟管理器)检相的相位式测距方法；采用三把侧尺频率分别是
2023-10-01 17:40:01
下载 2
查看 682
www.eeworm.com
(3)利用ISE和ModelSim软件在软件环境下对系统进行了模块级和系统级的仿真，包括功能仿真、时序仿真等，验证了系统的正确性和有效性。 (4)在xilinx公司的硬件平台上对系统进行了硬件测试。
2023-10-02 14:40:02
下载 7
查看 7,692
www.eeworm.com
本文设计了一套硬件教学实验，实验包括三个部分：FPGA设计流程与简单门逻辑，通过一个只包含与门、或门和异或门的简单逻辑电路实验来叙述Xilinx FPGA在ISE中的设计流程；复杂逻辑模块——设计一个简易的
2023-10-04 03:50:01
下载 4
查看 8,719
www.eeworm.com
在Xilinx公司的FPGA开发软件ISE6.3i中对正反小波变换做了仿真和实现，结果表明，本设计能高速高精度地完成正反可逆和不可逆小波变换，可以满足各种实时性要求。
2024-01-29 13:40:01
下载 7
查看 9,005
www.eeworm.com
(3)利用ISE和ModelSim软件在软件环境下对系统进行了模块级和系统级的仿真，包括功能仿真、时序仿真等，验证了系统的正确性和有效性。 (4)在xilinx公司的硬件平台上对系统进行了硬件测试。
2024-05-06 13:20:01
下载 9
查看 4,616
www.eeworm.com
第三、根据本文所提的盲多用户检测算法自身特点，选择高性能的Vitex4系列FPGA实现方案，选用4vsx55ff668-12芯片，ISE作为开发环境，XST为综合工具，Modelsim为仿真工具，进行了系统功能定义和模块划分
2024-05-06 18:10:01
下载 3
查看 1,297
www.eeworm.com
幸运的是，即使你不会51单片机，Ration也可以带领你彻底征服这个看似复杂实则简单的单片机
不管是什么单片机，本质上都一样，对外表现为N个引脚，用引脚的高低电平变化来完成各种控制通信工作。
2022-04-02 20:30:01
下载 3
查看 8,095
www.eeworm.com
两年前，编辑《时序篇》之际，笔者忽然对TimeQuest 产生兴趣，可是笔者当时却就连
时序是什么也不懂，更不明白时序有理想和物理之分，为此笔者先着手理想时序的研究。
2022-05-02 22:00:01
下载 11
查看 4,701
www.eeworm.com
从调试到现在已经烧毁了5片stm32都是cpu短路，等有空查查是什么原因。
2022-06-10 17:30:01
下载 7
查看 5,856
www.eeworm.com
首先基于对处理器功能和特点的分析,研究了FFT算法的选取和优化,并完成了处理器体系结构的设计；在此基础上,以提高处理器处理速度和减小硬件资源消耗为重点研究了具体的实现方案,完成了1.2万行RTL代码编程,并在XILINX公司提供的ISE
2013-04-24 16:38:35
下载 93
查看 1,130
www.eeworm.com
所有模块用Verilog语言设计，由Modelsim仿真和集成开发环境ISE9.1综合。仿真与综合结果表明，系统时钟频率最高达到106.7MHz。该设计在完成功能的基础上，能够较好地满足实时性要求。
2013-07-21 20:50:01
下载 27
查看 1,132
www.eeworm.com
赛灵思公司在 ISE™ 软件设计套件 10.1 版中包含了 PinAhead。 赛灵思公司开发了一种规则驱动的方法。
2022-03-28 15:30:01
下载 3
查看 7,340
www.eeworm.com
系统的软件设计采用Verilog HDL语言编程，在Xilinx ISE软件开发平台上完成编译和综合，并选用ModelSim SE 6.0完成了波形仿真。
2022-06-18 06:20:01
下载 2
查看 608
www.eeworm.com
首先基于对处理器功能和特点的分析,研究了FFT算法的选取和优化,并完成了处理器体系结构的设计；在此基础上,以提高处理器处理速度和减小硬件资源消耗为重点研究了具体的实现方案,完成了1.2万行RTL代码编程,并在XILINX公司提供的ISE
2023-06-13 05:20:04
下载 9
查看 2,594
www.eeworm.com
设计选取了Verilog HDL 作为硬件描述语言，利用Xilinx公司的ISE 开发平台，通过使用手工编写Verilog 程序与部分调用IP Core 相结合的方法，最终完成802.11b协议各个模块的设计
2023-09-27 02:20:01
下载 2
查看 7,680