找到约 1,190 条结果
www.eeworm.com
变压器的零序保护的配置原则是什么?答：(1)中性点直接接地电网的变压器应装设零序(接地)保护作为变压器主保护的后备保护和相邻元件接地短路的后备保护。
2013-12-03 08:06:01
下载 118
查看 1,106
www.eeworm.com
弄了一点代码出来，放在那也没啥用，不如拿上来 给新手看看，一个任务调度的雏形是什么样子的~~~~~~~~~这些代码没有经过优化， 我只求实现任务切换的功能。
2014-01-17 04:01:15
下载 46
查看 1,038
www.eeworm.com
Profibus又是什么？与其它串行协议相比，它们的性能如何？适用于哪些应用？
2022-08-15 17:20:02
下载 7
查看 3,066
www.eeworm.com
一、ilink开发快是什么
ilink为用户提供成熟稳定，可管可控的软硬云通信链路服务系统。
2022-12-10 16:30:02
下载 7
查看 5,150
www.eeworm.com
例如，解决问题的任务是什么？工作过程是什么？现有的条件，已知的数据，对运算的精确和速度方面的要求是什么？设计的硬件结构是否方便编程等等。
2013-10-10 13:36:01
下载 79
查看 1,078
www.eeworm.com
FPGA端基于PCle IP Core完成了发送接收引擎模块、寄存器读写控制模块和FIFO读写控制模块的设计。定义了相应模块的接口，并分析了数据传输的时序。
2022-07-11 08:00:02
下载 10
查看 4,417
www.eeworm.com
对探测传感器或检波器后端数据采集系统的信号A/D转换、FPGA与外部接口设计、串口数据通信做了详细的研究，尤其是在用FPGA来完成与外部ADC的接口控制上做了深入的开发和设计，整个接口控制模块采用VHDL语言编写，并同时将ROM、FIFO
2013-05-21 18:20:01
下载 26
查看 1,090
www.eeworm.com
整个设计完全采用硬件逻辑VHDL语言，集成在一枚Altera的cyclone芯片内，设计了单片机总线与FPGA接口逻辑，数据缓存的双端口RAM、FIFO和UART串行发送模块。
2013-10-11 10:20:02
下载 93
查看 1,104
www.eeworm.com
任务排队的原则是在CPU中执行次数越少的越排在前面，如果两个任务执行的次数相同，按照FIFO原则排队。
1.2 每个终端输入任务的时间满足均值为25秒的指数分布。
2016-09-19 00:51:02
下载 132
查看 1,119
www.eeworm.com
对探测传感器或检波器后端数据采集系统的信号A/D转换、FPGA与外部接口设计、串口数据通信做了详细的研究，尤其是在用FPGA来完成与外部ADC的接口控制上做了深入的开发和设计，整个接口控制模块采用VHDL语言编写，并同时将ROM、FIFO
2023-06-11 11:10:14
下载 1
查看 7,726
www.eeworm.com
对探测传感器或检波器后端数据采集系统的信号A/D转换、FPGA与外部接口设计、串口数据通信做了详细的研究，尤其是在用FPGA来完成与外部ADC的接口控制上做了深入的开发和设计，整个接口控制模块采用VHDL语言编写，并同时将ROM、FIFO
2023-10-04 06:00:01
下载 4
查看 3,345
www.eeworm.com
他励直流电动机回馈制动时，能量传递关系，电动势平衡方程式及机械特性又是什么情况？
2013-10-12 10:56:01
下载 199
查看 1,107
www.eeworm.com
答案似乎应该是什么都没有，因为电视机显示的就是它自己，而它自己正在显示的内容也就是它自己……。
2014-01-24 00:25:10
下载 57
查看 1,039
www.eeworm.com
在我正式介绍深度学习是什么东西之前，我想先引入一个简单的例子，借以帮助我们理解为什么需要深度神经网络。
2022-06-19 07:30:01
下载 1
查看 5,256
www.eeworm.com
2022-07-09 10:20:02
下载 42
查看 5,830
www.eeworm.com
Arduino和SerialChart的互动
SerialChart是什么?
2022-08-16 00:30:02
下载 12
查看 3,415
www.eeworm.com
本文设计的变字长解码器就是AVS硬件解码器的一个重要的功能部件，由于变字长解码器位于整个解码器的第一级，它的解码速度一定程度上决定了整个解码器的速度，因此本文结合变字长解码器的这一特点，采用适当加入FIFO
2023-09-27 13:30:02
下载 3
查看 7,118
www.eeworm.com
模数转换器和DSP以及要实现的相关检测算法，本课题对FPGA内部的功能进行了模块划分，以Xilinx ISE为软件平台，采用Verilog HDL语言对其进行编程实现，主要设计的功能模块有：时钟模块、异步FIFO
2023-06-27 13:20:03
下载 2
查看 7,080
www.eeworm.com
FPGA内部设计了多个模块来控制各个电路部分，其中包括了串并转换模块、FIFO模块、FLASH模块、EZ USB模块以及主控制模块。
2023-10-02 08:30:01
下载 10
查看 4,327
www.eeworm.com
FPGA内部设计了多个模块来控制各个电路部分，其中包括了串并转换模块、FIFO模块、FLASH模块、EZ USB模块以及主控制模块。
2024-04-08 14:20:02
下载 8
查看 516