找到约 1,164 条结果
www.eeworm.com
信号处理单元的设计以Xilinx ISE为软件平台，采用VHDL和IP核的方法，设计了时钟产生模块、数据滑动模块、FFT运算模块、求模运算模块、信号控制模块，完成信号处理单元的设计，并采用ModelSim
2023-06-10 12:00:14
下载 10
查看 8,069
www.eeworm.com
然后在ModelSim环境下仿真了一般矩阵的求逆模块，与Maflab仿真结果比较，分析了运算精度、时间复杂度和资源占用情况，在Virtex-4系列FPGA硬件平台上进行了调试和测试，并通过USB接口将矩阵运算结果送入
2023-06-11 07:51:10
下载 3
查看 3,183
www.eeworm.com
块处理核心运算单元，从而很大程度上提高了模块的运行速度，并降低了芯片的使用面积； (4)设计并实现系统的模块级流水线，在几乎不增加占用芯片面积的情况下，提高了系统的数据吞吐量； (5)在QuartusⅡ和ModelSim
2023-06-13 06:30:10
下载 5
查看 4,217
www.eeworm.com
在开发过程中，采用基于Verilog的模块化设计方法和基于IP核设计的方法，利用Quartus II和Modelsim SE仿真工具，实现仿真和时序验证。
2023-09-29 03:20:01
下载 6
查看 405
www.eeworm.com
最后，应用Modelsim和Quartus Ⅱ等设计工具，对设计的电路逻辑进行了仿真与验证。测试结果表明：FPGA实现的该DCT域图像水印算法是可行的，并达到了速度与面积的平衡。
2023-10-01 04:40:02
下载 9
查看 4,334
www.eeworm.com
信号处理单元的设计以Xilinx ISE为软件平台，采用VHDL和IP核的方法，设计了时钟产生模块、数据滑动模块、FFT运算模块、求模运算模块、信号控制模块，完成信号处理单元的设计，并采用ModelSim
2023-10-03 08:20:02
下载 8
查看 1,792
www.eeworm.com
然后在ModelSim环境下仿真了一般矩阵的求逆模块，与Maflab仿真结果比较，分析了运算精度、时间复杂度和资源占用情况，在Virtex-4系列FPGA硬件平台上进行了调试和测试，并通过USB接口将矩阵运算结果送入
2023-10-03 15:10:01
下载 9
查看 5,136
www.eeworm.com
块处理核心运算单元，从而很大程度上提高了模块的运行速度，并降低了芯片的使用面积； (4)设计并实现系统的模块级流水线，在几乎不增加占用芯片面积的情况下，提高了系统的数据吞吐量； (5)在QuartusⅡ和ModelSim
2023-10-08 11:20:01
下载 4
查看 3,612
www.eeworm.com
接着针对故障录波装置中数据采集的高精度、高速度问题，提出了基于FPGA和AD7656的数据采集单元的设计方案；针对大容量故障数据的存储问题，设计了在内嵌PowerPC微处理器的FPGA上实现SDRAM控制器的方案，并运用modelsim6.0
2023-10-10 14:30:01
下载 8
查看 8,331
www.eeworm.com
接着针对故障录波装置中数据采集的高精度、高速度问题，提出了基于FPGA和AD7656的数据采集单元的设计方案；针对大容量故障数据的存储问题，设计了在内嵌PowerPC微处理器的FPGA上实现SDRAM控制器的方案，并运用modelsim6.0
2024-03-05 20:20:01
下载 5
查看 7,056
www.eeworm.com
然而，长范围浏览不能显示雾下面是什么。但短浏览可以显示什么在雾下面。雾会漂流，扩张，或者缩短在运行中。
10. 车子将在每个格子决定它的下一步怎么走。
2013-12-28 02:22:01
下载 46
查看 1,081
www.eeworm.com
因为抽象父类Connector类的静态方法getInstance()具体判断当前操作系统是什么平台，采用简单的工厂模式，返回相应平台的子类对象，如OSXConnector.
2014-11-28 00:14:02
下载 72
查看 1,122
www.eeworm.com
技术标准和测试标准ETR290，进而提出了一个可适用于实际工作环境的语义分析模型框架；并在FPGA开发环境ISE中按照这个语义分析模型框架构造了一个具体的VHDL模型；同时利用工具软件Synplify和modelsim
2013-04-24 16:38:34
下载 73
查看 1,091
www.eeworm.com
本论文中的主控制器采用Verilog HDL作为硬件描述语言，系统在QuartusⅡ，ModelSim和Synplify软件平台下开发，并在硬件上得到实现，达到了预期效果。
2013-07-21 02:00:01
下载 196
查看 1,222
www.eeworm.com
◆ 超过10个使用VHDL和Verilog设计的新的系统级案例研究
◆ 新增一章专门介绍图像和视频处理
◆ 更新后的Altera Quartus和全新的ModelSim
2022-06-13 22:00:02
下载 7
查看 9,970
www.eeworm.com
技术标准和测试标准ETR290，进而提出了一个可适用于实际工作环境的语义分析模型框架；并在FPGA开发环境ISE中按照这个语义分析模型框架构造了一个具体的VHDL模型；同时利用工具软件Synplify和modelsim
2024-01-26 02:30:01
下载 6
查看 8,581
www.eeworm.com
最后在Xilinx公司的ISE6.2开发环境下，使用硬件描述语言Verilog HDL对CCK调制和解调系统在FPGA中进行了设计，然后将整个系统在ModelSim中进行了功能仿真。
2013-06-02 01:50:01
下载 25
查看 1,120
www.eeworm.com
modelsim_ae6.1
光盘目录与实例名称的对应关系如下：
cht02文件夹中存放的是书中第2章中的例子，读者可以将一些简单例子的代码
拷贝到MATLAB命令窗口进行运行，
2013-12-05 19:36:01
下载 64
查看 1,102
www.eeworm.com
最后在Xilinx公司的ISE6.2开发环境下，使用硬件描述语言Verilog HDL对CCK调制和解调系统在FPGA中进行了设计，然后将整个系统在ModelSim中进行了功能仿真。
2023-06-13 05:40:03
下载 1
查看 794
www.eeworm.com
环境中对各个环节进行了参数化仿真和性能分析，最后针对上述信号处理模块，在Xilinx ISE6.3i软件集成环境下，通过对Xilinx提供的IP核的调用与VHDL语言的结合，完成测高雷达信号处理系统的FPGA实现，并在ModelSim
2023-09-30 16:30:01
下载 7
查看 4,383