找到约 8,857 条结果
www.eeworm.com
随着集成电路制造技术的快速发展，出现了片上系统（System on Chip，SoC），一种高度集成的单芯片嵌入式系统。
2023-09-28 13:20:01
下载 1
查看 4,829
www.eeworm.com
针对使用FPGA的控制电路进行了设计，分别介绍了使用VHDL(硬件描述语言)和SG(System Generator)的FPGA程序设计流程，最后应用VHDL和SG相结合设计了PI和T-S模糊控制器，并进行了仿真分析
2023-10-01 09:40:01
下载 5
查看 2,662
www.eeworm.com
论文紧跟嵌入式系统发展趋势，采用新的嵌入式系统设计技术——SOPC（System on a programmable Chip，片上可编程系统）技术进行嵌入式系统的开发。
2023-10-01 11:20:01
下载 6
查看 510
www.eeworm.com
ITU)批准的共有三个，包括欧盟的DVB-T(Digital Video Broadcasting-Terrestrial，数字视频地面广播)标准、美国的ATSC(Advanced Television System
2023-10-01 19:40:01
下载 7
查看 7,662
www.eeworm.com
becomes very popular to study and use C language of MCU because of not needing to know the instruction system
2023-10-04 04:50:01
下载 5
查看 5,453
www.eeworm.com
基于FPGA的嵌入式系统设计为现代电子产品设计带来了更大的灵活性，以Nios Ⅱ软核处理器为核心的SOPC(System on Programmable Chip)系统便是把嵌入式系统应用在FPGA上的典型例子
2023-10-07 10:10:02
下载 9
查看 3,891
www.eeworm.com
基于FPGA的嵌入式系统设计为现代电子产品设计带来了更大的灵活性，以Nios Ⅱ软核处理器为核心的SOPC(System on Programmable Chip)系统便是把嵌入式系统应用在FPGA上的典型例子
2024-03-10 21:50:01
下载 8
查看 630
www.eeworm.com
ITU)批准的共有三个，包括欧盟的DVB-T(Digital Video Broadcasting-Terrestrial，数字视频地面广播)标准、美国的ATSC(Advanced Television System
2024-05-09 19:10:01
下载 4
查看 322
www.eeworm.com
Altera recommends the following system configuration: * Pentium II 400 with 512-MB system memory (fa.
2015-04-24 09:50:55
下载 52
查看 5,333
www.eeworm.com
XilinxISE环境下采用硬件描述语言设计输入方法与原理图设计输入方法相结合的混合设计输入方法进行FPGA/CPLD的电路设计与输入，建立相同功能的SVPWM系统模型，然后利用ISESimulator（VHDL/Verilog
2013-06-27 11:30:02
下载 79
查看 1,099
www.eeworm.com
XilinxISE环境下采用硬件描述语言设计输入方法与原理图设计输入方法相结合的混合设计输入方法进行FPGA/CPLD的电路设计与输入，建立相同功能的SVPWM系统模型，然后利用ISESimulator（VHDL/Verilog
2013-07-30 09:10:01
下载 43
查看 1,132
www.eeworm.com
其次在该平台上，本文使用Verilog HDL硬件语言在FPGA芯片上实现了多种图像预处理算法。
2013-05-20 02:50:01
下载 83
查看 1,124
www.eeworm.com
本设计中，FPGA芯片的设计和与控制芯片的接口设计是一个难点，本文利用Altera的设计工具QuartusⅡ并结合Verilog—HDL语言，采用硬件编程的方法很好地解决了这一问题。
2013-08-03 16:50:01
下载 36
查看 1,139
www.eeworm.com
本设计采用Verilog HDL语言对需要实现的电路进行描述，并使用Modelsim软件仿真。仿真结果表明，本文设计的逻辑电路可靠稳定，与SATAⅡ协议定义功能一致。
2013-06-16 09:10:01
下载 49
查看 1,107
www.eeworm.com
论文在研究了DDR2的JEDEC标准的基础上，设计出DDR2控制器的整体架构，采用自项向下的设计方法和模块化的思想，将DDR2控制器划分为若干模块，并使用Verilog HDL语言完成DDR2控制器IP
2013-06-10 16:00:01
下载 55
查看 1,146
www.eeworm.com
整个设计采用Verilog HDL语言描述，通过了现场可编程门阵列(FPGA)的原型验证，并采用SIMC0.18μm工艺单元库完成了该电路的逻辑综合。
2013-07-27 09:10:01
下载 168
查看 1,150
www.eeworm.com
采用Verilog HDL硬件描述语言设计RTL级电路，完成功能仿真，以Altera公司Stratix II系列的EP2S180 FPGA开发板为平台，实现MP3解码器的FPGA原型芯片。
2013-07-01 21:40:01
下载 146
查看 1,227
www.eeworm.com
本设计使用Verilog HDL对各模块进行了RTL级描述，并使用Quartus II7.2进行了逻辑仿真，最后使用Altera公司的FPGA芯片来进行验证。
2013-05-30 17:40:01
下载 187
查看 1,131
www.eeworm.com
在FPGA中，利用Verilog HDL语言编写了CCD和AD9826的控制时序；利用两块双口RAM组成乒乓操作单元，实现高速数据的缓存，避免利用NiosⅡ处理器直接读取时的频繁中断。
2013-04-24 16:38:22
下载 53
查看 1,203
www.eeworm.com
其次,论文说明了FIR数字滤波器模块的划分,并用Verilog语言在Modelsim环境下进行了功能测试。
2013-05-24 13:50:01
下载 177
查看 1,148