找到约 970 条结果
www.eeworm.com
匠人手记一个单片机工作者的实践与思考
在这个草根时代，写本书也不是什么大不了的事情。
在确认了写书的目标后，匠人就这本书的内容和文风进行了思考。匠人究竟应该写一本怎样的书？作为作者的匠人，和作为读者的您，我们究竟需要什么？
www.eeworm.com
SiC MOSFET为什么会使用4引脚封装
首先，请您大致讲一下4引脚封装具体是怎样的封装，采用这种封装的背景和目的是什么。首先，采用4引脚封装是为了改善SiCMOSFET的开关损耗。
www.eeworm.com
MOS开关管参数手册
50m 4-48 11 2SJ39 三菱LF A J P 50 -10m .15/CH 4-81 12 2SJ40 三菱LF A,A-SW J P 50 -10m 300m 4-151 13 2SJ43
www.eeworm.com
I2C总线驱动程序
-----------------------------------------------------
42 调用方式：void I2CStop(void) ﹫2001/07/0 4
43
42 调用方式：void I2CStop(void) ﹫2001/07/0 4
43
www.eeworm.com
基于ZigBee协议的环境监测无线传感器网络测量节点设计
实验证明了混合组网的完全可行性，并且通讯良好，信号稳定
关键词：无线传感器网络，ZigBee，，环境监测，MSP43，CC2420
关键词：无线传感器网络，ZigBee，，环境监测，MSP43，CC2420
www.eeworm.com
ARMCortex-M0LPC1114入门手册
幸运的是，即使你不会51单片机，Ration也可以带领你彻底征服这个看似复杂实则简单的单片机
不管是什么单片机，本质上都一样，对外表现为N个引脚，用引脚的高低电平变化来完成各种控制通信工作。
www.eeworm.com
FPGA那些事儿--TimeQuest静态时序分析REV7.0
两年前，编辑《时序篇》之际，笔者忽然对TimeQuest 产生兴趣，可是笔者当时却就连
时序是什么也不懂，更不明白时序有理想和物理之分，为此笔者先着手理想时序的研究。
www.eeworm.com
IC卡AES协处理器的FPGA设计
公司的Virtex系列xcv-pq240型FPGA为载体顺利完成了从综合到映射再到布局布线的全过程，该设计的最高时钟频率达到了20.032MHz，对一个数据分组的加密速度为64Mbits/s，解密速度为43Mbits
www.eeworm.com
IC卡AES协处理器的FPGA设计
公司的Virtex系列xcv-pq240型FPGA为载体顺利完成了从综合到映射再到布局布线的全过程，该设计的最高时钟频率达到了20.032MHz，对一个数据分组的加密速度为64Mbits/s，解密速度为43Mbits
www.eeworm.com
磁芯电感器的谐波失真分析
一、 历史回顾
总谐波失真（Total harmonic distortion） ，简称THD，并不是什么新的概念，早在几十年前的载波通信技术中就已有严格要求<
www.eeworm.com
磁芯电感器的谐波失真分析
一、 历史回顾
总谐波失真（Total harmonic distortion） ，简称THD，并不是什么新的概念，早在几十年前的载波通信技术中就已有严格要求<
www.eeworm.com
基于FPGA的MPEG4协同处理器研究
是什么还在要求更高的压缩速率？还有被我们遗忘的地方吗？还有什么应用让我们继续追求更精妙的压缩算法？ 在作者看来，这个应用领域就是移动视频服务。
www.eeworm.com
基于FPGA的MPEG4协同处理器研究
是什么还在要求更高的压缩速率？还有被我们遗忘的地方吗？还有什么应用让我们继续追求更精妙的压缩算法？ 在作者看来，这个应用领域就是移动视频服务。
www.eeworm.com
基于FPGA的MPEG4协同处理器研究
是什么还在要求更高的压缩速率？还有被我们遗忘的地方吗？还有什么应用让我们继续追求更精妙的压缩算法？ 在作者看来，这个应用领域就是移动视频服务。