This is a verilog code used oversampled clock to implement SPI slave. Also include C code for a ARM
Verilog-HDL实践与应用系统设计 210页 18.0M.pdf
Verilog-HDL实践与应用系统设计 210页 18.0M.pdf
十六进制七段数码显示器的Verilog设计
学习7段数码显示译码器、十六进制计数器以及顶层连接模块的Verilog设计；
ST公司的M25Pxx SPI flash memory的verilog仿真模型
ST公司的M25Pxx SPI flash memory的verilog仿真模型.适合新手学习参考
verilog 写的硬件示波器设计检测频率为1K10KHz
verilog 写的硬件示波器设计检测频率为1K~10KHz，适合感兴趣的学习者学习，可以提高自己的能力，大家可以多交流哈
2022-05-16 11:00:01 下载 10 查看 5,760
CY7C68013固件程序以及 FPGA测试Verilog程序源代码
CY7C68013固件程序以及 FPGA测试Verilog程序，源代码，适合感兴趣的学习者学习，可以提高自己的能力，大家可以多交流哈
Verilog-HDL实践与应用系统设计 210页 18.0M.pdf
Verilog-HDL实践与应用系统设计-210页-18.0M.pdf
Verilog-HDL实践与应用系统设计-210页-18.0M.rar
FPGA控制DM9000A进行以太网数据收发的Verilog实现
FPGA控制DM9000A进行以太网数据收发的Verilog实现
基于基2的并行256，1024深度的FFT源代码verilog
基于基2的并行256，1024深度的FFT源代码verilog
