找到约 7,690 条结果
www.eeworm.com
本文首先介绍了矩阵运算的特点和原理，接着讨论了FPGA浮点运算单元的VHDL设计方法，在此基础上，设计了矩阵相乘累加、三角矩阵求逆和一般矩阵分解求逆的运算模块，给出矩阵阶数扩大时各种矩阵运算的分块实现方法
2013-06-08 10:10:01
下载 131
查看 1,210
www.eeworm.com
在Xilinx ISE6.3i软件集成环境下，通过对Xilinx提供的IP核的调用，并与VHDL语言相结合，完成雷达信号处理的FPGA实现。
2013-06-08 23:00:02
下载 38
查看 1,270
www.eeworm.com
本文的主要工作有：1)采用现场可编程门阵列(FPGA)实现了 RS 码的编码和译码；2)采用更高效的RiBM算法，不仅减少了逻辑单元(Logic Element)的使用量，而且速度上也得到提高；3)用 VHDL
2013-04-24 16:38:33
下载 109
查看 1,149
www.eeworm.com
本文首先介绍了矩阵运算的特点和原理，接着讨论了FPGA浮点运算单元的VHDL设计方法，在此基础上，设计了矩阵相乘累加、三角矩阵求逆和一般矩阵分解求逆的运算模块，给出矩阵阶数扩大时各种矩阵运算的分块实现方法
2013-07-20 06:00:02
下载 78
查看 1,148
www.eeworm.com
信号处理单元的设计以Xilinx ISE为软件平台，采用VHDL和IP核的方法，设计了时钟产生模块、数据滑动模块、FFT运算模块、求模运算模块、信号控制模块，完成信号处理单元的设计，并采用ModelSim
2013-07-07 15:10:02
下载 188
查看 1,091
www.eeworm.com
在Xilinx ISE6.3i软件集成环境下，通过对Xilinx提供的IP核的调用，并与VHDL语言相结合，完成雷达信号处理的FPGA实现。
2013-04-24 16:38:38
下载 160
查看 1,100
www.eeworm.com
最后，利用VHDL语言在复杂可编 程逻辑器件(CPLD)上完成了LDPC码编码器的硬件实现。
2022-09-20 23:30:02
下载 6
查看 1,871
www.eeworm.com
在Xilinx ISE6.3i软件集成环境下，通过对Xilinx提供的IP核的调用，并与VHDL语言相结合，完成雷达信号处理的FPGA实现。
2023-06-09 22:30:03
下载 7
查看 5,476
www.eeworm.com
信号处理单元的设计以Xilinx ISE为软件平台，采用VHDL和IP核的方法，设计了时钟产生模块、数据滑动模块、FFT运算模块、求模运算模块、信号控制模块，完成信号处理单元的设计，并采用ModelSim
2023-06-10 12:00:14
下载 10
查看 8,069
www.eeworm.com
本文首先介绍了矩阵运算的特点和原理，接着讨论了FPGA浮点运算单元的VHDL设计方法，在此基础上，设计了矩阵相乘累加、三角矩阵求逆和一般矩阵分解求逆的运算模块，给出矩阵阶数扩大时各种矩阵运算的分块实现方法
2023-06-11 07:51:10
下载 3
查看 3,183
www.eeworm.com
在Xilinx ISE6.3i软件集成环境下，通过对Xilinx提供的IP核的调用，并与VHDL语言相结合，完成雷达信号处理的FPGA实现。
2023-06-26 23:20:04
下载 2
查看 8,812
www.eeworm.com
信号处理单元的设计以Xilinx ISE为软件平台，采用VHDL和IP核的方法，设计了时钟产生模块、数据滑动模块、FFT运算模块、求模运算模块、信号控制模块，完成信号处理单元的设计，并采用ModelSim
2023-10-03 08:20:02
下载 8
查看 1,792
www.eeworm.com
本文首先介绍了矩阵运算的特点和原理，接着讨论了FPGA浮点运算单元的VHDL设计方法，在此基础上，设计了矩阵相乘累加、三角矩阵求逆和一般矩阵分解求逆的运算模块，给出矩阵阶数扩大时各种矩阵运算的分块实现方法
2023-10-03 15:10:01
下载 9
查看 5,136
www.eeworm.com
本文的主要工作有：1)采用现场可编程门阵列(FPGA)实现了 RS 码的编码和译码；2)采用更高效的RiBM算法，不仅减少了逻辑单元(Logic Element)的使用量，而且速度上也得到提高；3)用 VHDL
2023-10-03 21:50:01
下载 9
查看 2,232
www.eeworm.com
本文是对基于FPGA的全数字QPSK通信系统进行了研究，首先讨论了QPSK通信系统的基本原理，并用Matlab仿真系统的误码率，其次，采用VHDL在XILINX公司ISE6.1开发环境下对系统的FPGA
2023-10-12 04:20:01
下载 8
查看 1,415
www.eeworm.com
译码延迟比传统方法小(L-1)倍,仿真结果也证明了其正确性.本维特比译码器的硬件采用了先进的现场可编程门阵列(FPGA),文中首先对本设计使用的FPGA器件及开发工具MAX+PLUSIIT 和所使用的编程语言VHDL
2024-01-11 06:20:01
下载 5
查看 2,708
www.eeworm.com
文章对方案的设计思想、原理与实现方法进行了详细的阐述；对系统的硬件电路设计与调试进行了详细的阐述；对使用硬件描述语言VHDL对FPGA芯片的开发进行了详细的阐述。
2024-01-14 16:40:01
下载 8
查看 7,691
www.eeworm.com
本文的主要工作有：1)采用现场可编程门阵列(FPGA)实现了 RS 码的编码和译码；2)采用更高效的RiBM算法，不仅减少了逻辑单元(Logic Element)的使用量，而且速度上也得到提高；3)用 VHDL
2024-01-18 13:10:01
下载 7
查看 407
www.eeworm.com
整个系统由VHDL语言编写程序，采用Xilinx公司的SpartanⅡ系列FPGA芯片完成硬件实现。为电力线调制解调器芯片的实现打下了基础。
2024-01-22 13:20:02
下载 2
查看 9,721
www.eeworm.com
并对硬件设计过程进行了详细的分析，讨论了FPGA整体结构和VHDL程序框架，整个硬件结构设计合理，满足了课题的需要。
2024-03-07 18:10:01
下载 2
查看 3,019