找到约 8,643 条结果
www.eeworm.com
该传输系统以Altera公司的Cyclone II EP2C35F672C8为核心芯片，通过发送和接收电路的共同作用，能够完成标清数字视频信号的传输，初步确立了以SDI接口为数据源的视频信号传输系统的整体模式和框架
2023-10-02 08:50:01
下载 1
查看 615
www.eeworm.com
,本文完成了JPEG2000中算术编码的电路设计,编写了算术编码器的Verilog代码,用Modelsim软件对代码进行了仿真,并在Quartus5.0软件中对其进行了综合和时序仿真,在Altera Cyclone2
2023-10-05 13:50:01
下载 6
查看 9,361
www.eeworm.com
利用Altera公司的CycloneⅡ系列EP2C5T144C6芯片和多种EDA工具，完成了滤波器的FPGA硬件设计与仿真实现。
2023-10-08 18:20:01
下载 2
查看 7,208
www.eeworm.com
设计实现基于FPGA的类蜂巢快速原型平台HLRESP(Honeycomb一1ikeRapidEmbeddedPrototypingSystemP1atform)，该平台提供了多种模块，包括FPGA控制模块(cyclone
2023-10-12 20:40:01
下载 10
查看 6,226
www.eeworm.com
,本文完成了JPEG2000中算术编码的电路设计,编写了算术编码器的Verilog代码,用Modelsim软件对代码进行了仿真,并在Quartus5.0软件中对其进行了综合和时序仿真,在Altera Cyclone2
2024-01-03 00:30:02
下载 10
查看 9,879
www.eeworm.com
(3)以ALTERA公司的Cyclone系列的微处理器EP1C12Q240C8作为主芯片，设计并完成了核心实验板。
2024-01-11 09:00:02
下载 7
查看 3,249
www.eeworm.com
该设计已经在Cyclone系列FPGA器件下得到硬件实现和验证,并实现了实时音频验证。测试表明,该DAC模块输出信号的信噪比能满足16比特数据转换应用的分辨率要求,并具备良好的兼容性和通用性。
2024-01-22 10:20:01
下载 6
查看 8,884
www.eeworm.com
本课题以构建家庭电力载波通信网络为目标，首先，以两块Cyclone系列FPGA开发板为基础，分别作为发送单元和接收单元，构建了系统的硬件开发平台；以QuartusⅡ 7.2为开发环境，运用Verilog
2024-03-04 00:10:01
下载 4
查看 3,253
www.eeworm.com
经过功能仿真、综合、布局布线、时序仿真和下载等一系列步骤，实现在Altera的Cyclone系列FPGA上。并且用它尝试解决一些函数的优化问题，给出了实验结果。
2024-04-01 01:30:01
下载 6
查看 2,036
www.eeworm.com
设计采用了中频数字化处理的硬件平台结构，选用Altera Cyclone系列FPGA作为信号处理和总体控制配置的核心，并结合专用通信芯片，数字上变频器AD9856和数字下变频器AD6654来实现该平台。
2024-04-02 16:10:01
下载 10
查看 857
www.eeworm.com
首先从理论和硬件实现上确定了整个设计方案，通过对FFT算法、定点或浮点运算数据格式、采样点数、硬件实现结构等各方面的讨论，最终决定用按频率抽取的基-2FFT算法，采用顺序处理结构，以Altera公司CYCLONEⅡ
2024-06-03 09:30:01
下载 7
查看 7,035
www.eeworm.com
10px; color: rgb(51, 51, 51); font-family
2022-02-19 23:30:01
下载 6
查看 3,459
www.eeworm.com
系统中使用的EPF10K20是AlterFLEX10K系列FPGA中的一种，采用可重构的CMOSSRAM工艺，它是当今AlteraPLD中应用最好的器件系列，其集成度已达到25万门。
2025-02-15 07:50:01
下载 10
查看 7,129
www.eeworm.com
FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。
2021-12-18 23:00:01
下载 9
查看 9,668
www.eeworm.com
10. C/C++嵌入式系统编程.
11. 此文档为adi公司arm7tdmi内核的aduc70XX系列各模块的源代码.
12. 这是用CH375芯片做的u盘转存的例子.
2015-04-24 09:50:56
下载 36
查看 8,756
www.eeworm.com
在设计中采用FPGA芯片EPF10K10QC208-4实现DDFS的硬件算法。波形调整及滤波由两级放大电路来完成：第一级对D/A输出信号进行调整；第二级完成信号滤波及信号幅值和偏移量的调节。
2013-05-28 02:40:01
下载 155
查看 1,155
www.eeworm.com
在设计中采用FPGA芯片EPF10K10QC208-4实现DDFS的硬件算法。波形调整及滤波由两级放大电路来完成：第一级对D/A输出信号进行调整；第二级完成信号滤波及信号幅值和偏移量的调节。
2013-04-24 16:38:36
下载 121
查看 1,156
www.eeworm.com
为上拉排阻（阻值4.7k—10k）。J5，J9，J6，J10分别对应单片机的P0，P1，P2，P3口。便于二次开发。
2013-10-14 09:44:01
下载 188
查看 1,071
www.eeworm.com
例如:12位ADC的分辨率就是12位，一个10V满刻度的12位ADC能分辨
&
2013-11-25 15:35:02
下载 103
查看 1,074
www.eeworm.com
全书共10章。
2013-10-29 06:40:01
下载 134
查看 1,140