找到约 7,419 条结果
www.eeworm.com
首先阐述了模糊控制的理论基础，重点介绍了双输入单输出的模糊控制算法；然后在简单介绍FPGA结构和VHDL语言的基础上，采用自项向下的设计方法，应用主流EDA工具进行模糊控制各模块的设计，并对每个模块进行仿真
2023-10-31 10:50:01
下载 3
查看 7,000
www.eeworm.com
该平台具有210Mbps的高速DAC，并配有串口、USB接口、音频CODEC输入输出通道、以及LVDS扩展口和SDRAM，考虑到通用性，设计中加入了足以开发出接收机的两路40Mbps的高速ADC。
2013-06-27 23:20:02
下载 45
查看 1,083
www.eeworm.com
该平台具有210Mbps的高速DAC，并配有串口、USB接口、音频CODEC输入输出通道、以及LVDS扩展口和SDRAM，考虑到通用性，设计中加入了足以开发出接收机的两路40Mbps的高速ADC。
2023-10-08 07:20:02
下载 2
查看 731
www.eeworm.com
该平台具有210Mbps的高速DAC，并配有串口、USB接口、音频CODEC输入输出通道、以及LVDS扩展口和SDRAM，考虑到通用性，设计中加入了足以开发出接收机的两路40Mbps的高速ADC。
2024-03-10 20:20:01
下载 2
查看 606
www.eeworm.com
目前，使用的主流单片机有80386EX(50MHz，外部地址/数据总线16位)、MPC860T(66MHz外部地址/数据总线32位)以及DS80C32(25MHz，外部地址/数据总线8位)使用的SDRAM
2013-11-09 11:48:01
下载 75
查看 1,079
www.eeworm.com
该方法不基于操作系统运行神经网络程序，无法由操作系统进行栈区空间大小的调整以及内存
的分配问题，为了解决这个问题，更改了初始化栈区空间的大小，增加了外部扩展
SDRAM
芯片
2023-09-22 09:50:01
下载 6
查看 8,549
www.eeworm.com
确定在关键方程的计算中采用一种新改进的BM算法，然后提出了基于复数基的有限域快速并行乘法器和利用幂指数相减进行除法计算的有限域除法器，通过这些优化方法提高了RS译码器的速度，减少了译码延时和硬件资源使用，最后利用VHDL
2013-06-29 14:20:01
下载 124
查看 1,149
www.eeworm.com
设计采用VHDL语言描述，并使用电子设计自动化(EDA)工具进行了模拟和验证。
2013-04-24 16:38:25
下载 104
查看 1,115
www.eeworm.com
文章从浮点加法器算法和电路实现的角度给出设计方法，通过VHDL语言在QuartusII中进行设计和验证，此加法器通过状态机控制运算，有效地降低了功耗，提高了速度，改善了性能。
2014-01-19 00:32:01
下载 110
查看 1,137
www.eeworm.com
该设计使用VHDL硬件语言实现，采用Altera公司的EP3C16E144C8作为核心芯片，并在此硬件平台上进行了功能验证。实际测试表明，该快速同步算法建立时间短、同步稳定可靠。
2013-10-21 19:20:01
下载 154
查看 1,143
www.eeworm.com
该设计使用VHDL硬件语言实现，采用Altera公司的EP3C16E144C8作为核心芯片，并在此硬件平台上进行了功能验证。实际测试表明，该快速同步算法建立时间短、同步稳定可靠。
2013-10-27 07:24:01
下载 123
查看 1,109
www.eeworm.com
各模块的VHDL语言描述如下：
2015-08-18 20:14:01
下载 95
查看 1,063
www.eeworm.com
为此，本文利用VHDL语言对数据传输系统中的HDB3编码器进行了设计。
2017-08-02 10:25:02
下载 151
查看 1,103
www.eeworm.com
设计采用VHDL语言描述，并使用电子设计自动化(EDA)工具进行了模拟和验证。
2023-11-01 01:20:01
下载 8
查看 7,869
www.eeworm.com
确定在关键方程的计算中采用一种新改进的BM算法，然后提出了基于复数基的有限域快速并行乘法器和利用幂指数相减进行除法计算的有限域除法器，通过这些优化方法提高了RS译码器的速度，减少了译码延时和硬件资源使用，最后利用VHDL
2023-11-01 04:30:01
下载 10
查看 9,945
www.eeworm.com
手册内容详尽地覆盖了从基础概念到高级应用的各个方面，包括但不限于FPGA架构解析、逻辑设计技巧、硬件描述语言（如VHDL/Verilog）编程指南等关键知识点。
2025-11-30 17:10:14
下载 3
查看 34
www.eeworm.com
通过研究此例程，您可以深入了解如何使用硬件描述语言（如VHDL或Verilog）来构建基本但重要的逻辑功能模块。此外，该示例还展示了良好的编程实践和优化技巧，有助于提高您的项目效率。
2025-11-30 21:56:54
下载 2
查看 23
www.eeworm.com
他们的问题和关注点是什么？他们的担心是什么？他
们自己的要求，他们的行业或者国家的要求是什么？
2022-02-28 00:30:01
下载 9
查看 1,820
www.eeworm.com
内核模块到底是什么？模块是可以根据需要加载和卸载的代码段。它们扩展了内核的功能，而无需重新引导系统。例如。
2022-03-30 12:00:01
下载 5
查看 5,628
www.eeworm.com
第一章 RFID基础知识简介
1.1 RFID的定义
RFID是什么？
2022-06-22 04:50:02
下载 9
查看 3,366