找到约 700 条结果
www.eeworm.com
本文基于Xilinx公司的Virtex5系列FPGA平台，使用VerilogHDL语言实现了伪随机数发生模块、随机数接口模块、存储器接口/控制模块和系统控制模块等系统功能模块，以及基本位交叉算子模块、PMX
2024-04-30 10:30:01
下载 8
查看 8,516
www.eeworm.com
在这个草根时代，写本书也不
是什么大不了的事情。
在确认了写书的目标后，匠人就这本书的内容和文风进行了思考。匠人究竟应该写一本怎样的书？作为作者的匠人，和作为读者的您，我们究竟需要什么？
2022-06-23 19:50:02
下载 4
查看 5,334
www.eeworm.com
本文以Xilinx公司Virtex-II Pro开发板做为开发平台，通过编程和仿真验证了该测距方案的可行性。在采用多次测量求平均值的情况下，该测距方案的测距精度可以达到3mm，测距量程可达100m。
2013-06-20 16:50:01
下载 135
查看 1,139
www.eeworm.com
本文首先研究了边界扫描技术的基本理论和 Virtex-E系列的FPGA的配置与回读规律，进而设计了工艺水平0.18μm、核心电压1.8V的FPGA芯片中的边界扫描电路，并在此基础上，结合JTAG电路对FPGA
2023-09-27 21:50:01
下载 10
查看 171
www.eeworm.com
本设计的FPGA芯片采用Xilinx公司Virtex-II Pro系列产品--XC2VP70，设计平台采用Xilinx公司的ISE系列软件。
2023-10-01 08:20:02
下载 4
查看 9,370
www.eeworm.com
本文以Xilinx公司Virtex-II Pro开发板做为开发平台，通过编程和仿真验证了该测距方案的可行性。在采用多次测量求平均值的情况下，该测距方案的测距精度可以达到3mm，测距量程可达100m。
2023-10-02 13:50:01
下载 1
查看 5,350
www.eeworm.com
采用可综合的代码风格，在集成开发软件ISE6.1中完成了AES协处理器各个功能模块的VerilogHDL代码的编写，并在ISE中调用第三方软件Modelsim进行了仿真，验证了设计的正确性，并以Xilinx公司的Virtex
2023-11-01 11:20:02
下载 5
查看 9,793
www.eeworm.com
采用可综合的代码风格，在集成开发软件ISE6.1中完成了AES协处理器各个功能模块的VerilogHDL代码的编写，并在ISE中调用第三方软件Modelsim进行了仿真，验证了设计的正确性，并以Xilinx公司的Virtex
2024-01-06 19:00:01
下载 2
查看 7,514
www.eeworm.com
本设计的FPGA芯片采用Xilinx公司Virtex-II Pro系列产品--XC2VP70，设计平台采用Xilinx公司的ISE系列软件。
2024-02-11 04:20:02
下载 2
查看 8,708
www.eeworm.com
本文以Xilinx公司Virtex-II Pro开发板做为开发平台，通过编程和仿真验证了该测距方案的可行性。在采用多次测量求平均值的情况下，该测距方案的测距精度可以达到3mm，测距量程可达100m。
2024-03-03 21:10:01
下载 10
查看 2,588
www.eeworm.com
首先，请您大致讲一下4引脚封装具体是怎样的封装，采用这种封装的背景和目的是什么。首先，采用4引脚封装是为了改善SiCMOSFET的开关损耗。
2021-11-07 21:30:01
下载 1
查看 5,759
www.eeworm.com
1.1 与其他计算机语言相比较，MATLAB语言突出的特点是什么？
2022-08-12 20:30:02
下载 7
查看 4,159
www.eeworm.com
ALTERA和XILINX公司，本论文从这两家中选取了目前应用较广泛的三种FPGA芯片为代表(ALTERA公司的低端器件Cyclone III、高端器件Stratix III以及Xilinx公司的高端器件Virtex
2023-09-26 21:30:02
下载 3
查看 2,347
www.eeworm.com
幸运的是，即使你不会51单片机，Ration也可以带领你彻底征服这个看似复杂实则简单的单片机
不管是什么单片机，本质上都一样，对外表现为N个引脚，用引脚的高低电平变化来完成各种控制通信工作。
2022-04-02 20:30:01
下载 3
查看 8,095
www.eeworm.com
两年前，编辑《时序篇》之际，笔者忽然对TimeQuest 产生兴趣，可是笔者当时却就连
时序是什么也不懂，更不明白时序有理想和物理之分，为此笔者先着手理想时序的研究。
2022-05-02 22:00:01
下载 11
查看 4,701
www.eeworm.com
从调试到现在已经烧毁了5片stm32都是cpu短路，等有空查查是什么原因。
2022-06-10 17:30:01
下载 7
查看 5,856
www.eeworm.com
本论文是以Xilinx公司Virtex-E系列FPGA为研究基础，对全数字延时锁相环(DLL)电路进行分析研究和设计，在此基础上设计出具有自主知识产权的模块电路。
2013-06-10 03:30:01
下载 133
查看 1,185
www.eeworm.com
本文研究了同步Buck变换器的建模、设计及仿真，采用Xinlix的VIRTEX-Ⅱ PRO FPGA开发板实现了Buck变换器的全数字控制。
2013-07-23 01:40:01
下载 30
查看 1,154
www.eeworm.com
编译码器性能提高三个方面对卷积编码和维特比译码进行了深入研究，并进一步介绍了使用VHDL语言和原理图混合输入的方式，实现一种(7,3/4)增信删余方式的高速卷积编码器和维特比译码器的详细过程；然后将设计下载到XILINX的Virtex2
2013-04-24 16:38:38
下载 64
查看 1,164
www.eeworm.com
本文研究了同步Buck变换器的建模、设计及仿真，采用Xinlix的VIRTEX-Ⅱ PRO FPGA开发板实现了Buck变换器的全数字控制。
2023-09-23 18:50:01
下载 7
查看 3,239