找到约 5,359 条结果
www.eeworm.com
Verilog HDL数字集成电路设计原理与应用 第2版 297页
-1.png" alt="Verilog HDL数字集成电路设计原理与应用 第2版 297页" title="Verilog HDL数字集成电路设计原理与应用 第2版 297页">![]()
www.eeworm.com
Verilog HDl语言实现CPLD-EPC240与电脑的串口通讯QUARTUS逻辑工程源码
Verilog HDl语言实现CPLD-EPC240与电脑的串口通讯QUARTUS逻辑工程源码
//本模块的功能是验证实现和PC机进行基本的串口通信的功能。
www.eeworm.com
Verilog HDL: A Guide to Digital Design and
·Verilog HDL: A Guide to Digital Design and
www.eeworm.com
一、KOL是什么?KOL能做什么? MCK是什么?MCK能做什么? KOL是一套对象库
一、KOL是什么?KOL能做什么? MCK是什么?MCK能做什么?
KOL是一套对象库，免费而且开放源代码，大家可以http://bonanzas.rinet.ru/去下载到
它。
www.eeworm.com
Active HDL 8.4.30
ALDEC公司的Active-HDL是一个开放型的仿真工具。 可支持几乎所有的FPGA/CPLD厂商的产品，设计输入可以原理图或硬件描述语言或有限状态机 方式
www.eeworm.com
Active HDL 8.10
ALDEC公司的Active-HDL是一个开放型的仿真工具。 可支持几乎所有的FPGA/CPLD厂商的产品，设计输入可以原理图或硬件描述语言或有限状态机 方式
www.eeworm.com
verylog hdl教程
verylog hdl教程，硬件编程语言，简单易学，它的语法比起VHDL来说没有那么严格，很适合初学者学习，如果你有C，pascal或者其他语言的基础应该能很快学习入门，本人还有VHDL的视频教程，有意者可以联系我
www.eeworm.com
Active HDL 9.1
ALDEC公司的Active-HDL是一个开放型的仿真工具。可支持几乎所有的FPGA/CPLD厂商的产品，设计输入可以原理图或硬件描述语言或有限状态机方式。
www.eeworm.com
Active HDL 9.1
Active-HDL是集成VHDL，Verilog，EDIF，System C开发环境美国、内华达州－提供ASIC及FPGA先进设计工具以及混合语言模拟的领导厂商－Aldec,Inc.
www.eeworm.com
Active HDL 8.4.30
ALDEC公司的Active-HDL是一个开放型的仿真工具。 可支持几乎所有的FPGA/CPLD厂商的产品，设计输入可以原理图或硬件描述语言或有限状态机 方式
www.eeworm.com
ACTIVE HDL 8.4.30
ALDEC公司的Active-HDL是一个开放型的仿真工具。 可支持几乎所有的FPGA/CPLD厂商的产品，设计输入可以原理图或硬件描述语言或有限状态机 方式
www.eeworm.com
ACTIVE HDL 8.10
ALDEC公司的Active-HDL是一个开放型的仿真工具。 可支持几乎所有的FPGA/CPLD厂商的产品，设计输入可以原理图或硬件描述语言或有限状态机 方式