找到约 5,556 条结果
www.eeworm.com
(2)深入研究了回波抵消器基于FPGA的设计流程与实现方法，并利用硬件描述语言Verilog HDL实现了各部分算法。
2024-03-20 14:20:01
下载 2
查看 6,534
www.eeworm.com
解决了定时刷新与数据读写的矛盾，以及预充电与数据读写的矛盾，从而满足了高速连续数据流不间断存储的要求；结合实际系统设计，设计了使用大规模集成电路FPGA实现的硬件接口电路，并且分析了操作SDRAM时的状态转移过程；用verilog
2024-03-21 11:30:01
下载 7
查看 8,213
www.eeworm.com
采用VHDL和Verilog HDL语言对时分复用模块、信道编解码模块、调制解调模块等进行了模块化设计，并对电路板设计过程中系统的配置和控制、无源滤波器设计、阻抗匹配电路设计等问题进行了详细的讨论，最后对印制电路板进行测试和调试
2024-04-02 16:10:01
下载 10
查看 857
www.eeworm.com
主要分三步完成：1)配置视频转换芯片的工作模式，完成视频转化芯片SAA7113的初始化：2)通过分析输出数据流的格式标准，来识别奇偶场信号、场消隐信号和有效行数据的开始和结束信号三种控制信号，并根据控制信号，用Verilog
2024-04-02 16:50:01
下载 1
查看 5,518
www.eeworm.com
第四，对系统的各个功能模块进行了设计，所有算法通过Verilog硬件描述语言实现，并对其工作过程进行了详细的分析。
2024-04-05 23:50:01
下载 8
查看 1,831
www.eeworm.com
本文详细分析了三种伪码同步跟踪方法的特点，并利用matlab和verilog程序进行了系统性的仿真。
2023-09-27 10:20:02
下载 5
查看 7,352
www.eeworm.com
XilinxISE环境下采用硬件描述语言设计输入方法与原理图设计输入方法相结合的混合设计输入方法进行FPGA/CPLD的电路设计与输入，建立相同功能的SVPWM系统模型，然后利用ISESimulator（VHDL/Verilog
2013-06-27 11:30:02
下载 79
查看 1,099
www.eeworm.com
XilinxISE环境下采用硬件描述语言设计输入方法与原理图设计输入方法相结合的混合设计输入方法进行FPGA/CPLD的电路设计与输入，建立相同功能的SVPWM系统模型，然后利用ISESimulator（VHDL/Verilog
2013-07-30 09:10:01
下载 43
查看 1,132
www.eeworm.com
其次在该平台上，本文使用Verilog HDL硬件语言在FPGA芯片上实现了多种图像预处理算法。
2013-05-20 02:50:01
下载 83
查看 1,124
www.eeworm.com
本设计中，FPGA芯片的设计和与控制芯片的接口设计是一个难点，本文利用Altera的设计工具QuartusⅡ并结合Verilog—HDL语言，采用硬件编程的方法很好地解决了这一问题。
2013-08-03 16:50:01
下载 36
查看 1,139
www.eeworm.com
本设计采用Verilog HDL语言对需要实现的电路进行描述，并使用Modelsim软件仿真。仿真结果表明，本文设计的逻辑电路可靠稳定，与SATAⅡ协议定义功能一致。
2013-06-16 09:10:01
下载 49
查看 1,107
www.eeworm.com
论文在研究了DDR2的JEDEC标准的基础上，设计出DDR2控制器的整体架构，采用自项向下的设计方法和模块化的思想，将DDR2控制器划分为若干模块，并使用Verilog HDL语言完成DDR2控制器IP
2013-06-10 16:00:01
下载 55
查看 1,146
www.eeworm.com
整个设计采用Verilog HDL语言描述，通过了现场可编程门阵列(FPGA)的原型验证，并采用SIMC0.18μm工艺单元库完成了该电路的逻辑综合。
2013-07-27 09:10:01
下载 168
查看 1,150
www.eeworm.com
采用Verilog HDL硬件描述语言设计RTL级电路，完成功能仿真，以Altera公司Stratix II系列的EP2S180 FPGA开发板为平台，实现MP3解码器的FPGA原型芯片。
2013-07-01 21:40:01
下载 146
查看 1,227
www.eeworm.com
本设计使用Verilog HDL对各模块进行了RTL级描述，并使用Quartus II7.2进行了逻辑仿真，最后使用Altera公司的FPGA芯片来进行验证。
2013-05-30 17:40:01
下载 187
查看 1,131
www.eeworm.com
在FPGA中，利用Verilog HDL语言编写了CCD和AD9826的控制时序；利用两块双口RAM组成乒乓操作单元，实现高速数据的缓存，避免利用NiosⅡ处理器直接读取时的频繁中断。
2013-04-24 16:38:22
下载 53
查看 1,203
www.eeworm.com
其次,论文说明了FIR数字滤波器模块的划分,并用Verilog语言在Modelsim环境下进行了功能测试。
2013-05-24 13:50:01
下载 177
查看 1,148
www.eeworm.com
本设计中，FPGA芯片的设计和与控制芯片的接口设计是一个难点，本文利用Altera的设计工具Quartus Ⅱ并结合Verilog-HDL语言，采用硬件编程的方法很好地解决了这一问题。
2013-06-09 02:10:01
下载 144
查看 1,183
www.eeworm.com
最后，用Verilog硬件描述语言对所设计的CAVLC编码器进行了描述，用EDA软件对其主要功能模块进行了仿真，并在Cyclone II系列EP2C20F484的FPGA上验证了它们的功能。
2013-06-22 21:30:02
下载 120
查看 1,164
www.eeworm.com
本文在FPGA平台上，用Verilog HDL实现了一个研究图像处理算法的可重复配置的硬件模块架构，架构包括PC机预处理和通信软件，控制模块，计算单元，存储器模块和通信适配模块五个部分。
2013-07-29 20:30:01
下载 197
查看 1,178