找到约 5,556 条结果
www.eeworm.com
针对这一现象，通过认真分析PROFIBUS-DP总线协议，本文设计并完成了一种通过FPGA器件，采用硬件描述语言Verilog HDL实现PROFIBUS-DP从站协议功能的方案。
2024-03-02 02:40:01
下载 4
查看 1,177
www.eeworm.com
本文的所有逻辑模块均采用Verilog HDL语言进行描述设计。 本文最后对系统进行了调试。经实验验证，系统达到了图像实时采集、存储的功能，能进行正确可靠的工作。
2024-03-04 11:50:01
下载 2
查看 506
www.eeworm.com
通过对运动控制器算法的建模，采用Verilog HDL硬件描述语言对模型进行描述，由此构建IP软核，并通过软件测试仿真验证其正确性，最后介绍了在FPGA芯片实现精插补的策略。
2024-04-05 06:40:01
下载 1
查看 4,384
www.eeworm.com
针对这个问题，探讨了如何利用目前现有器件进行系统实现，提出基于FPGA的全数字设计模型，并设计了简化的两级结构同步捕获算法的系统实现方案，用Verilog HDL编写了关键逻辑电路模块。
2024-05-09 21:00:01
下载 8
查看 7,227
www.eeworm.com
幸运的是，即使你不会51单片机，Ration也可以带领你彻底征服这个看似复杂实则简单的单片机
不管是什么单片机，本质上都一样，对外表现为N个引脚，用引脚的高低电平变化来完成各种控制通信工作。
2022-04-02 20:30:01
下载 3
查看 8,095
www.eeworm.com
从调试到现在已经烧毁了5片stm32都是cpu短路，等有空查查是什么原因。
2022-06-10 17:30:01
下载 7
查看 5,856
www.eeworm.com
随后，又详细地介绍了芯片中虚级联技术的实现、LCAS状态机、时钟使能控制模块、开销处理等部分的设计，并使用Verilog HDL的可综合子集实现了各部分的RTL级硬件描述，并按照功能要求编写测试平台给出了仿真结果
2023-09-28 10:50:01
下载 2
查看 2,645
www.eeworm.com
10. viterbi decoder , use verilog HDL language..
11. 三星ARM试验箱.
12. USB JTAG 卡.
2015-04-24 09:50:56
下载 95
查看 7,843
www.eeworm.com
介绍了如何用VERILOG代码实现URAT。.
3. 此程序为C51编程的OCM12864点阵汉字液晶显示.
4. 24C64 EEPROM读写的C语言程序.
5.
2015-04-24 09:50:58
下载 30
查看 8,410
www.eeworm.com
目前，Visual Basic 6.0一共包括三个版本：
学习版（Learning）：基础版本，包括所有的内部控件以及网格、选项卡和数据绑定控件。
2022-09-13 07:40:02
下载 3
查看 7,255
www.eeworm.com
是什么还在要求更高的压缩速率？还有被我们遗忘的地方吗？还有什么应用让我们继续追求更精妙的压缩算法？ 在作者看来，这个应用领域就是移动视频服务。
2013-06-23 13:10:01
下载 95
查看 1,081
www.eeworm.com
2022-05-08 11:00:01
下载 9
查看 511
www.eeworm.com
是什么还在要求更高的压缩速率？还有被我们遗忘的地方吗？还有什么应用让我们继续追求更精妙的压缩算法？ 在作者看来，这个应用领域就是移动视频服务。
2023-11-02 04:30:01
下载 6
查看 5,415
www.eeworm.com
是什么还在要求更高的压缩速率？还有被我们遗忘的地方吗？还有什么应用让我们继续追求更精妙的压缩算法？ 在作者看来，这个应用领域就是移动视频服务。
2024-02-16 05:20:01
下载 9
查看 2,209
www.eeworm.com
6） 接收机的门限不同... 23 第十五章 【卫视知识】... 24 一、 数字卫星电视系统简介... 24 （1） DTH系统的组成... 24 二、 什么是地球同步卫星... 26 三、 IRD是什么
2024-09-17 11:50:02
下载 9
查看 7,805
www.eeworm.com
移植MicroBlaze嵌入式处理器软核作为主控制器，利用Verilog HDL语言描述IP核形式设计SATA控制器核和NAND FLASH控制器核。
2013-05-28 19:50:01
下载 85
查看 1,213
www.eeworm.com
主要分三步完成：1)配置视频转换芯片的工作模式，完成视频转化芯片SAA7113的初始化：2)通过分析输出数据流的格式标准，来识别奇偶场信号、场消隐信号和有效行数据的开始和结束信号三种控制信号，并根据控制信号，用Verilog
2013-05-20 08:20:01
下载 175
查看 1,245
www.eeworm.com
依此类推,循环间插所有的数据.接收电路进行HDB3解码,帧同步定位(子帧同步和复帧同步),线路延迟判断,FIFO和SDRAM实现多路数据的对齐,最后按照约定的高速数据流的帧格式输出数据.整个数字电路采用Verilog
2013-07-16 23:00:01
下载 108
查看 1,183
www.eeworm.com
在QuartusⅡ平台下运用Verilog HDL语言和原理图设计可以很方便地应用各种抑制杂散信号的方法来提高输出信号的谱质。
2013-07-27 23:40:02
下载 33
查看 1,129
www.eeworm.com
本课题以构建家庭电力载波通信网络为目标，首先，以两块Cyclone系列FPGA开发板为基础，分别作为发送单元和接收单元，构建了系统的硬件开发平台；以QuartusⅡ 7.2为开发环境，运用Verilog
2013-06-17 11:30:01
下载 98
查看 1,104