找到约 5,556 条结果
www.eeworm.com
各模块采用Verilog HDL语言进行编写。并通过仿真对系统功能进行了验证，达到了提高系统性能的要求。 RS485是一种具有高抗干扰能力、适合远距离的通信方式。
2023-09-30 23:50:01
下载 6
查看 5,241
www.eeworm.com
使用Verilog硬件描述语言设计并实现了FPGA内部采集数据管理、数据管理寄存器和FIFO数据缓冲队列等模块电路。利用ModelSim对PCI系统进行了仿真。
2023-10-02 01:10:02
下载 7
查看 9,042
www.eeworm.com
本文中的主控制器采用Verilog HDL作为硬件描述语言，系统在Quartus Ⅱ 6.0，Modelsim SE 6.0软件平台下开发，采用FPGA可编程芯片，让整个系统拥有了较大的灵活性，不仅提高了数字接口的转换速度
2023-10-02 02:40:01
下载 1
查看 6,174
www.eeworm.com
论文的工作重点主要有以下几个方面的内容：FPGA及Verilog HDL语言的研究，以及通过FPGA实现ATA协议和IDE接口。
2023-10-02 04:50:01
下载 2
查看 3,892
www.eeworm.com
在对硬件描述语言以及FPGA设计流程深入理解的基础上，利用Verilog语言实现了双环PI控制器和PWM发生电路的数字化，使得有源电力滤波器补偿精度提高，有更好的可修改性，可使用于很多不同的非线性负载。
2023-10-02 21:40:02
下载 10
查看 3,067
www.eeworm.com
并在Altera QuartusⅡ 6.0集成开发环境下，采用Verilog HDL语言和调用Altera IP Core单元加以实现。 此外，为验证方案的可行性，本课题从软、硬件两方面对其进行测试。
2023-10-03 08:30:01
下载 1
查看 8,397
www.eeworm.com
设计选用硬件描述语言Verilog HDL，在开发工具QuartusII 中完成软核的综合、布局布线、汇编，并最终在QuartusII 和Active-HDL 中进行时序仿真验证。
2023-10-03 09:10:01
下载 8
查看 4,823
www.eeworm.com
在ⅡR实现方面，本文采用Verilog HDL语言编写了相应的硬件实现程序，将内置SignalTap Ⅱ逻辑分析器的ⅡR设计下载到FPGA芯片，并利用Altera公司的SignalTap Ⅱ逻辑分析仪进行了定性测试
2023-10-03 16:50:01
下载 9
查看 6,919
www.eeworm.com
本文使用硬件描述语言Verilog，以RedLogic的RVDK开发板作为硬件平台，在开发工具OUARTUS2 6.0和MODELSIM SE 6.1B环境中完成软核的设计与仿真验证。
2023-10-05 03:40:01
下载 8
查看 7,902
www.eeworm.com
然后，基于Verilog HDL 设计出12位固点数据的Turbo编译码器以及仿真验证平台，与用Matlab语言设计的相同指标的浮点数据译码器进行性能比较，得到该设计的功能验证。
2023-10-07 03:10:01
下载 2
查看 1,305
www.eeworm.com
通过分析定点仿真结果，给出了该OFDM系统的设计参数，并详细介绍了系统中部分模块(主要包括IFFT/FFT模块、数字上变频模块和同步模块)的FPGA实现结构(用Verilog硬件描述语言设计)，并对这些模块进行了功能验证
2023-10-09 12:40:01
下载 9
查看 6,497
www.eeworm.com
在对硬件描述语言以及FPGA设计流程深入理解的基础上，利用Verilog语言实现了双环PI控制器和PWM发生电路的数字化，使得有源电力滤波器补偿精度提高，有更好的可修改性，可使用于很多不同的非线性负载。
2024-03-02 08:40:01
下载 9
查看 6,519
www.eeworm.com
然后，基于Verilog HDL 设计出12位固点数据的Turbo编译码器以及仿真验证平台，与用Matlab语言设计的相同指标的浮点数据译码器进行性能比较，得到该设计的功能验证。
2024-03-05 01:40:01
下载 8
查看 8,495
www.eeworm.com
本文使用硬件描述语言Verilog，以RedLogic的RVDK开发板作为硬件平台，在开发工具OUARTUS2 6.0和MODELSIM SE 6.1B环境中完成软核的设计与仿真验证。
2024-03-10 13:30:01
下载 8
查看 266
www.eeworm.com
在ⅡR实现方面，本文采用Verilog HDL语言编写了相应的硬件实现程序，将内置SignalTap Ⅱ逻辑分析器的ⅡR设计下载到FPGA芯片，并利用Altera公司的SignalTap Ⅱ逻辑分析仪进行了定性测试
2024-03-19 23:30:01
下载 5
查看 3,537
www.eeworm.com
并在Altera QuartusⅡ 6.0集成开发环境下，采用Verilog HDL语言和调用Altera IP Core单元加以实现。 此外，为验证方案的可行性，本课题从软、硬件两方面对其进行测试。
2024-03-30 19:00:01
下载 1
查看 1,730
www.eeworm.com
本文中的主控制器采用Verilog HDL作为硬件描述语言，系统在Quartus Ⅱ 6.0，Modelsim SE 6.0软件平台下开发，采用FPGA可编程芯片，让整个系统拥有了较大的灵活性，不仅提高了数字接口的转换速度
2024-04-02 23:20:01
下载 10
查看 119
www.eeworm.com
设计选用硬件描述语言Verilog HDL，在开发工具QuartusII 中完成软核的综合、布局布线、汇编，并最终在QuartusII 和Active-HDL 中进行时序仿真验证。
2024-04-07 01:50:01
下载 5
查看 4,421
www.eeworm.com
通过分析定点仿真结果，给出了该OFDM系统的设计参数，并详细介绍了系统中部分模块(主要包括IFFT/FFT模块、数字上变频模块和同步模块)的FPGA实现结构(用Verilog硬件描述语言设计)，并对这些模块进行了功能验证
2024-04-28 22:00:01
下载 7
查看 5,527
www.eeworm.com
利用开发工具ModelSim6.2和QuartusⅡ7.2，并结合硬件描述语言Verilog，以EP2S60F1020C3开发板为目标器件完成了DDS设计的开发、仿真、综合及在线逻辑调试与分析。
2024-07-04 03:30:02
下载 2
查看 3,788