找到约 5,359 条结果
www.eeworm.com
然后,本文完成了JPEG2000中算术编码的电路设计,编写了算术编码器的Verilog代码,用Modelsim软件对代码进行了仿真,并在Quartus5.0软件中对其进行了综合和时序仿真,在Altera
2023-10-05 13:50:01
下载 6
查看 9,361
www.eeworm.com
完成硬件结构设计的基础上，采用Verilog硬件描述语言对设计进行了完全可综合的RTL级描述，采用了同步设计，提高了可靠性。
2023-10-07 11:10:01
下载 2
查看 2,838
www.eeworm.com
第四，对系统的自相关函数和德宾递推两个功能模块进行了设计，所有算法通过Verilog硬件描述语言实现，并对其工作过程进行了详细的分析。
2023-10-08 05:10:01
下载 5
查看 5,239
www.eeworm.com
然后,本文完成了JPEG2000中算术编码的电路设计,编写了算术编码器的Verilog代码,用Modelsim软件对代码进行了仿真,并在Quartus5.0软件中对其进行了综合和时序仿真,在Altera
2024-01-03 00:30:02
下载 10
查看 9,879
www.eeworm.com
本课题以构建家庭电力载波通信网络为目标，首先，以两块Cyclone系列FPGA开发板为基础，分别作为发送单元和接收单元，构建了系统的硬件开发平台；以QuartusⅡ 7.2为开发环境，运用Verilog
2024-03-04 00:10:01
下载 4
查看 3,253
www.eeworm.com
第四，对系统的自相关函数和德宾递推两个功能模块进行了设计，所有算法通过Verilog硬件描述语言实现，并对其工作过程进行了详细的分析。
2024-03-13 14:50:01
下载 4
查看 2,950
www.eeworm.com
本文针对南京航空航天大学自行研制的微小卫星通信分系统的技术要求，在用SystemView和C语言仿真的基础上，用硬件描述语言Verilog设计了RS（255，223）编码器和译码器，使用Modelsim
2024-03-13 15:00:01
下载 5
查看 211
www.eeworm.com
采用Verilog硬件描述语言实现旁路FIFO；采用VHDL硬件描述语言来实现Aurora链路层模块。
2024-03-18 17:20:01
下载 7
查看 5,593
www.eeworm.com
解决了定时刷新与数据读写的矛盾，以及预充电与数据读写的矛盾，从而满足了高速连续数据流不间断存储的要求；结合实际系统设计，设计了使用大规模集成电路FPGA实现的硬件接口电路，并且分析了操作SDRAM时的状态转移过程；用verilog
2024-03-21 11:30:01
下载 7
查看 8,213
www.eeworm.com
主要分三步完成：1)配置视频转换芯片的工作模式，完成视频转化芯片SAA7113的初始化：2)通过分析输出数据流的格式标准，来识别奇偶场信号、场消隐信号和有效行数据的开始和结束信号三种控制信号，并根据控制信号，用Verilog
2024-04-02 16:50:01
下载 1
查看 5,518
www.eeworm.com
第四，对系统的各个功能模块进行了设计，所有算法通过Verilog硬件描述语言实现，并对其工作过程进行了详细的分析。
2024-04-05 23:50:01
下载 8
查看 1,831
www.eeworm.com
而且只需将HDL代码多次复制，就可实现多个被测ADC在同一时刻并行地被评估，配置灵活。基于FPGA的ADC并行测试方法易于实现，具有可行性，但由于噪声的影响，测试精度有待进一步提高。
2013-07-11 00:00:01
下载 51
查看 1,118
www.eeworm.com
本项目完成了DVB-H传输系统信道编码的FPGA硬件设计和实现，系统所有FPGA硬件电路设计采用了Veillog HDL语言编写。
2013-06-10 04:20:01
下载 168
查看 1,133
www.eeworm.com
对该系统在不同信噪比情况下的错误概率进行了计算，并绘出了信噪比-错误概率曲线；其次，利用DSPBuilder中的Signalcompiler将Chen-Mobius多路通信系统的主体模块(函数及积分器的产生等)转化成HDL
2013-07-24 08:10:02
下载 27
查看 1,141
www.eeworm.com
而且只需将HDL代码多次复制，就可实现多个被测ADC在同一时刻并行地被评估，配置灵活。基于FPGA的ADC并行测试方法易于实现，具有可行性，但由于噪声的影响，测试精度有待进一步提高。
2013-06-07 10:50:01
下载 53
查看 1,129
www.eeworm.com
而且只需将HDL代码多次复制，就可实现多个被测ADC在同一时刻并行地被评估，配置灵活。基于FPGA的ADC并行测试方法易于实现，具有可行性，但由于噪声的影响，测试精度有待进一步提高。
2023-09-26 13:20:02
下载 1
查看 8,965
www.eeworm.com
对该系统在不同信噪比情况下的错误概率进行了计算，并绘出了信噪比-错误概率曲线；其次，利用DSPBuilder中的Signalcompiler将Chen-Mobius多路通信系统的主体模块(函数及积分器的产生等)转化成HDL
2023-10-02 18:50:01
下载 3
查看 5,694
www.eeworm.com
FPGA电路逻辑关系清晰，芯片时延小、速度快，且可用VHDL或Veilog HDL描述其内部逻辑电路，便于修改和升级。如果在高速数据采集系统中采用FPGA控制器，将极大地提高系统的稳定性和可靠性。
2023-10-04 14:10:01
下载 7
查看 1,856
www.eeworm.com
运用HDL语言程序实现了本文提出的电路结构，在EDA工具中进行了综合，生成了RTL级电路，并且进行了综合后仿真。仿真结果表明设计完全正确，并且得到了很好的性能。
2023-10-05 19:50:02
下载 5
查看 1,145
www.eeworm.com
本项目完成了DVB-H传输系统信道编码的FPGA硬件设计和实现，系统所有FPGA硬件电路设计采用了Veillog HDL语言编写。
2023-10-07 20:10:02
下载 9
查看 3,667