找到约 5,481 条结果
www.eeworm.com
通过图形化、文本或两者的组合，结合IP的引入，快速高效的创建设计，HDL可视化和统一的HDL风格和文档能力，版本管理为团队设计提供了基础，全面的VHDL、Verilog和mixed-HDL支持适应百万门的
2023-04-16 19:00:02
下载 9
查看 9,049
www.eeworm.com
它高集成度，以及用于设计的强大软件平台、IP核、在线升级可满足需求。 本文介绍了基于FPGA实现船用导航雷达数字信号处理的设计，这是一个具体的、已经完成并进行小批量生产的产品，对指导实践具有一定意义。
2023-06-09 16:30:18
下载 5
查看 7,128
www.eeworm.com
虽然IP核复用大大减少了SoC的设计时间，但是SoC的验证仍然非常复杂耗时。
2023-06-10 09:30:03
下载 2
查看 3,668
www.eeworm.com
本文首先对R80515开源IP核进行了深入的分析，然后对数字电路的SEU现象进行了研究。
2023-06-12 20:30:39
下载 3
查看 4,762
www.eeworm.com
针对这些不足，本文在研究串行数字接口工作原理的基础上，提出了一种基于FPGA的标清串行数字接口(SD-SDI)的设计方案，并使用SOPC Builder构成一个Nios II处理器系统，将SDI接口以IP
2023-06-12 21:40:40
下载 4
查看 8,330
www.eeworm.com
虽然IP核复用大大减少了SoC的设计时间，但是SoC的验证仍然非常复杂耗时。
2023-06-26 20:00:48
下载 7
查看 688
www.eeworm.com
移植MicroBlaze嵌入式处理器软核作为主控制器，利用Verilog HDL语言描述IP核形式设计SATA控制器核和NAND FLASH控制器核。
2023-06-27 12:20:02
下载 7
查看 7,550
www.eeworm.com
逻辑硬件上，应用SOPCBuilder工具生成了FPGA内部的逻辑硬件功能模块，定制了NiosII IP core、CMOS图像采集模块、VGA Controller及其I2C总线接口，系统各模块间通过
2023-06-29 10:50:03
下载 2
查看 663
www.eeworm.com
最后用VHDL语言对基带处理器中的核心部件数FFT部件进行了IP模块化设计。模块实现了标准化、参数化。不仅可以用在无线局域网系统中，同时也可以应用于其他采用OFDM技术的传输系统中。
2023-09-02 05:20:01
下载 9
查看 9,548
www.eeworm.com
设计中选择采用内嵌了TCP/IP协议的Rabbit2000为控制模块，选用SIM100作为无线模块。
2023-09-19 02:00:01
下载 10
查看 6,432
www.eeworm.com
QUARTUS II软件编译、适配、布局布线和仿真后，最终在Altera的低成本系列FPGA(ACEXlK)上实现的；具有执行速度快、硬件成本低、软件开发周期短、可扩展性和可移植性强等优点，因此可以其他功能模块或IP
2023-09-24 01:40:01
下载 1
查看 8,484
www.eeworm.com
逻辑硬件上，应用SOPCBuilder工具生成了FPGA内部的逻辑硬件功能模块，定制了NiosII IP core、CMOS图像采集模块、VGA Controller及其I2C总线接口，系统各模块间通过
2023-09-24 13:50:01
下载 10
查看 2,456
www.eeworm.com
逻辑硬件上，应用SOPCBuilder工具生成了FPGA内部的逻辑硬件功能模块，定制了NiosII IP core、CMOS图像采集模块、VGA Controller及其I2C总线接口，系统各模块间通过
2023-09-26 06:50:01
下载 9
查看 1,808
www.eeworm.com
回波抵消器在免提电话、无线产品、IP电话、ATM语音服务和电话会议等系统中，都有着重要的应用。回波抵消理论及应用一直是国际上研究的热门课题之一。在不同应用场合对回波抵消器的要求并不完全相同。
2023-09-29 18:30:02
下载 5
查看 1,933
www.eeworm.com
回波抵消器作为消除通信系统中电学回波和声学回波的功能单元，在免提电话、无线产品、IP电话和电话会议等系统中有着非常重要的应用。传统回波抵消器主要是基于通用DSP处理器实现的。
2023-09-30 02:20:02
下载 7
查看 8,455
www.eeworm.com
FPGA部分采用模块化的设计思想，设计以XilinxISE为软件平台，采用Verilog和IP核的方法，并通过ModelSim仿真工具进行时序仿真，完成1024点的基-4 FFT运算时间仅为69.1μs
2023-09-30 07:00:01
下载 4
查看 4,951
www.eeworm.com
模块和高速串行通信接口等利用FPGA上的块RAM实现发送和接收存储器；设计一个同步FIFO实现旁路FIFO；利用FPGA内嵌的RocketIO高速串行收发器实现主机之间的高速串行通信，并利用Aurora IP
2023-09-30 07:40:01
下载 7
查看 9,151
www.eeworm.com
本文首先对R80515开源IP核进行了深入的分析，然后对数字电路的SEU现象进行了研究。
2023-10-01 23:30:02
下载 10
查看 7,593
www.eeworm.com
它高集成度，以及用于设计的强大软件平台、IP核、在线升级可满足需求。 本文介绍了基于FPGA实现船用导航雷达数字信号处理的设计，这是一个具体的、已经完成并进行小批量生产的产品，对指导实践具有一定意义。
2023-10-01 23:40:01
下载 9
查看 5,760
www.eeworm.com
因其具有良好的合成语音质量、适中的复杂度、较低的时延等优点，G729A标准已被广泛应用在VOIP网关、IP电话中。
2023-10-02 08:10:01
下载 8
查看 6,274