找到约 5,063 条结果
www.eeworm.com
在本视频采集系统中，I2C总线的实现用了两种方法：硬件描述语言Verilog HDL和现在最流行的嵌入式软核NiosⅡ。通过实验结果对这两种方法的效率做出了对比。
2023-10-13 03:40:02
下载 8
查看 7,290
www.eeworm.com
.在CTI领域应用很广,尤其适合于从传输到交换连接.如果外围增加微控制器与之配合又可实现大规模的时隙交换,在语音应用方面又有非常广阔的应用前景.该芯片FPGA设计方案采用自顶向下法,其文本设计文件采用Verilog
2023-12-29 04:00:01
下载 2
查看 6,932
www.eeworm.com
DVB-T系统中OFDM的设计与其基于FPGA的实现，通过对各种FFT算法例如：Radix-2、Radix-4、分裂基、WFTA等的分析比较，选择了适合于FPGA实现的Radix-22n+1算法，运用verilog
2023-12-29 14:10:01
下载 6
查看 1,080
www.eeworm.com
将CCD技术应用于位置测量可以实现高精度和非接触测量的要求；运用FPGA实现CCD芯片的驱动具有速度快、稳定高等优点：模数转换之后的数据没有采用专用存储芯片进行存储，而采用FPGA硬件开发平台和Verilog
2024-04-14 23:00:01
下载 7
查看 9,070
www.eeworm.com
所有模块用Verilog语言设计，由Modelsim仿真和集成开发环境ISE9.1综合。仿真与综合结果表明，系统时钟频率最高达到106.7MHz。该设计在完成功能的基础上，能够较好地满足实时性要求。
2024-04-15 20:40:01
下载 8
查看 1,013
www.eeworm.com
用verilog编写的多功能数字钟.
18. GAPI for Pocket PC, supports a lot of brands..
19.
2015-04-24 09:50:55
下载 11
查看 8,226
www.eeworm.com
通过对编码和解码算法的充分理解,本人使用Verilog HDL语言对算法进行了RTL描述,在Altera公司Cyclone系列FPGA平台上面实现了编码和解码算法.
2013-07-01 03:00:02
下载 43
查看 1,104
www.eeworm.com
通过对编码和解码算法的充分理解,本人使用Verilog HDL语言对算法进行了RTL描述,在Altera公司Cyclone系列FPGA平台上面实现了编码和解码算法.
2023-06-16 14:10:04
下载 9
查看 8,608
www.eeworm.com
其中借助了硬件描述语言Verilog和软件ISE9.1i结合第三方软件Modelsim SE6.1f、Synplify7.6和Synplify Pro7.6。
2023-09-27 18:20:01
下载 10
查看 4,902
www.eeworm.com
运用Verilog硬件描述语言设计并实现了各功能模块，并使用QuartusⅡ进行了功能仿真，最后得到了各模块的RTL级电路图。
2023-10-01 10:40:01
下载 6
查看 7,726
www.eeworm.com
通过对编码和解码算法的充分理解,本人使用Verilog HDL语言对算法进行了RTL描述,在Altera公司Cyclone系列FPGA平台上面实现了编码和解码算法.
2023-10-07 17:00:02
下载 6
查看 2,289
www.eeworm.com
以上所有模块均采用Verilog HDL语言编写，仿真正确之后，集成为一个模块下载到Altera公司生产的Cyclone系列的EP1C12Q240C8芯片中。
2024-03-12 22:20:02
下载 7
查看 5,166
www.eeworm.com
PCI接口的Verilog源代码.
2015-04-24 09:50:54
下载 67
查看 3,873
www.eeworm.com
用verilog写的跑表程序.
34. 在嵌入式系统中对Lattice CPLD软件升级时所需的VME文件生成所需源代码。基于E2PROM存储.
35.
2015-04-24 09:50:55
下载 99
查看 1,657
www.eeworm.com
本课题以Xilinx公司的Spartan3E开发板为硬件开发平台，以ISE9.2i为软件开发平台，采用Verilog HDL编程实现该系统。
2013-07-22 14:40:01
下载 187
查看 1,210
www.eeworm.com
在设计中，用Verilog-XL对部分电路进行数字仿真，Spectre对进行部分电路的模拟仿真，而电路的整体仿真工具是HSIM。
2013-06-10 03:30:01
下载 133
查看 1,185
www.eeworm.com
在系统各个关键模块的设计过程中，都是先依据一定的设计指标进行verilog编程，然后再在Quartus软件中编译，时序仿真测试，并与Matlab仿真结果进行对比，验证设计的正确性。
2013-05-18 18:20:01
下载 126
查看 1,164
www.eeworm.com
本文采用FPGA芯片，以电路逻辑的方式来实现该算法并进行优化，在研究和分析了上下文编码算法运算特点的基础上，设计了列判断和交错存储相结合的硬件实现方案，并采用硬件描述语言Verilog在寄存器传输级描述了相应的硬件电路
2013-04-24 16:38:32
下载 151
查看 1,103
www.eeworm.com
基于ep3c10e144 FPGA +双核8位AD928设计的双通道示波器quartus8.0 verilog 工程源码+ PDF硬件原理图，双通道示波器应用到FPGA主控与双核8位AD9288，
2022-01-21 12:30:01
下载 9
查看 2,035
www.eeworm.com
2.5 结构化描述形式 200
2.6 混合设计描述方式 202
2.7 设计模拟 203
第 第 3 3 章 G VERILOG
2022-08-15 09:20:02
下载 4
查看 5,220