找到约 5,556 条结果
www.eeworm.com
通过研究此例程，您可以深入了解如何使用硬件描述语言（如VHDL或Verilog）来构建基本但重要的逻辑功能模块。此外，该示例还展示了良好的编程实践和优化技巧，有助于提高您的项目效率。
2025-11-30 21:56:54
下载 2
查看 23
www.eeworm.com
Innovation is an eternal theme in the teaching and learning activities of MCU technology.In view
2023-10-12 08:50:01
下载 9
查看 7,629
www.eeworm.com
simulation and physical production,classroom exercises and after-class production,online and offline learning.Taking
2023-10-13 13:10:01
下载 5
查看 6,735
www.eeworm.com
optimization in China,which can effectively promote students'experimental innovation ability and improve learning
2023-10-15 12:40:01
下载 8
查看 5,456
www.eeworm.com
最后通过在ISE平台上编写Verilog硬件描述语言，对SATA协议中帧结构数据进行仿真，验证该CRC32并行算法能够满足SATA接口实时处理的要求。
2013-11-16 20:16:01
下载 188
查看 1,059
www.eeworm.com
关键词：FIR数字滤波器 FPGA；Verilog HDL；Matlab
2022-09-08 03:20:02
下载 3
查看 4,313
www.eeworm.com
本资源提供了一套完整的FPGA直接驱动LCD12864显示屏的解决方案，采用Verilog语言编写，确保了代码的高效性和可移植性。
2025-11-30 05:38:18
下载 1
查看 94
www.eeworm.com
，3=62.5％，2=75％，1=87.5％
第七字节为模式，0=普通模式；1=外部时钟，上升延；2=外部时钟，下降延；3=外部触发，上升延；4=外部触发，下降延；5=静态模式；6没有查到，不知道是什么
2013-12-12 06:30:02
下载 66
查看 1,086
www.eeworm.com
辅助程序部分
（2）主体结构的说明
在这里说明部分告诉我们使用的LETTER,DIGIT, IDENT(标识符,通常定义为字母开头的字母数字串)和STR(字符串常量,通常定义为双引号括起来的一串字符)是什么意思
2015-11-04 00:39:01
下载 181
查看 1,127
www.eeworm.com
宿舍管理，查询模块，添加，删除；
登录模块
用户注册
登录的前提是注册（如上图），上面就是注册模块，注册完毕以后登录，就可以享受查询等其他功能；
下面是登录后显示的信息，提示你成功登录，并且告诉用户是什么时候注册和目前是第几次查看网页
2016-01-18 10:48:02
下载 127
查看 1,070
www.eeworm.com
我们想通过说它不是什么东西的方法来描述它，它不是一组用于台式机 Java应用程序规范，如果你再观察仔细一些，你会发现所有的 J2ME组件都围绕一个中心，这些中心被称为configuration(配置 ，
2014-06-17 03:59:16
下载 94
查看 1,061
www.eeworm.com
2.自动控制系统的两种常用控制方式是什么？ （填空）
开环控制和闭环控制
3.开环控制和闭环控制的概念？
2021-09-17 21:57:21
下载 1
查看 164
www.eeworm.com
第1章Python简介
本章主要讲解在开始学习Python之前，所需要了解到的Python的一些基本概念，包括Python是什么，Python的特点和常见的用途，以及Python
2022-07-20 05:00:02
下载 7
查看 8,043
www.eeworm.com
秒针的分辨率是秒，眼睛
反应快的，通过秒针在秒间的空格，我们甚至能分辨至约0.3秒，这是三针式机
械指针手表都可以做到的；而精度是什么
2022-08-16 04:00:02
下载 10
查看 1,159
www.eeworm.com
但
是什么时候能心潮澎湃地、相当着急地开始学STM32？日子在一天
一天过去！你开始行动了吗？没有行动的思索，永远都不可能入门！把这些时间
用来看书吧，效果能好一万倍。
2022-09-22 09:40:01
下载 9
查看 2,369
www.eeworm.com
软件仿真验证以后，对设计出的均衡器的各个模块用Verilog语言进行了硬件描述，然后使用QuartusⅡ对其进行功能和时序的仿真验证，最后在采用了Altera公司Stratix系列EPlS808956C6
2023-10-04 05:10:01
下载 3
查看 7,829
www.eeworm.com
软件仿真验证以后，对设计出的均衡器的各个模块用Verilog语言进行了硬件描述，然后使用QuartusⅡ对其进行功能和时序的仿真验证，最后在采用了Altera公司Stratix系列EPlS808956C6
2024-04-06 23:40:01
下载 5
查看 2,978
www.eeworm.com
16. 8位RISC CPU的VERILOG编程 SOURCECODE.
17. Verilog DHL教程.
18. sdram的verilog的源码实现.
2015-04-24 09:50:54
下载 25
查看 2,274
www.eeworm.com
PCI总线仲裁参考设计Verilog代码.
17. MSP430f149上LCD显示的程序.
18. 读写1990A并模拟I2C存储EEPROM.
19.
2015-04-24 09:50:55
下载 79
查看 8,828
www.eeworm.com
另一种是将状态转移单独写成一个模块，将状态的操作和判断等写到另一个模块中(在Verilog 代码中，相当于使用两个“always” block)。其中较好的方式是后者。
2013-10-23 12:44:02
下载 74
查看 1,073