找到约 5,063 条结果
www.eeworm.com
本文采用Verilog语言进行硬件电路描述，程序都是基于自顶向下的模块化的设计方法。利用ISE8.2、Synplifv Pro8.1和Modelsim6.1软件平台对各模块进行设计、仿真、实现。
2023-10-02 16:00:01
下载 3
查看 8,761
www.eeworm.com
采用Verilog HDL实现了这些模块，并在Quartus Ⅱ中进行了综合、仿真、验证。
2023-10-02 22:20:01
下载 4
查看 3,681
www.eeworm.com
在对CTC译码器设计时，采用了交织器、滑动窗技术，完成了CTC译码器的Verilog描述、仿真，并将得到的仿真结果进一步和C语言下的CTC仿真结果进行比较，表明其性能接近C语言仿真模型。
2023-10-07 06:00:02
下载 6
查看 7,530
www.eeworm.com
输入法之间做出比较,决定选用HDL输入法.第三章描述了具体的设计过程和设计手段,首先将简易计算机划分为运算器、CPU控制器、存储器、键盘接口和显示接口以及系统控制器,然后再往下分为下层子模块.输入法的语言使用的是Verilog
2024-01-15 03:30:02
下载 4
查看 575
www.eeworm.com
实现进行了设计和优化.在分析和研究算法原理的基础上,结合DES/3DES加密算法的自身特征,采用多级流水线结构设计,实现了加密数据的线速输出,大大提高了性能.结合Altera公司APEX20K的FPGA产品结构特征和Verilog
2024-01-19 11:00:01
下载 8
查看 7,855
www.eeworm.com
椭圆曲线上的运算和有限域上的运算.模块划分之后,利用自底向上的设计思路,主要针对有限域上的乘法运算进行了重要的改进,并对加法群中的标量乘运算的算法进行了分析、证明,以达到面积优化和快速执行的效果.具体设计中,采用硬件描述语言Verilog
2024-01-25 11:20:02
下载 10
查看 6,850
www.eeworm.com
本文中，采用自顶向下的设计方法将人脸检测系统分成若干个子模块，然后对每个子模块进行详细的设计和说明，给出了每个子模块的硬件架构、状态转换以及verilog实现后的仿真波形。
2024-03-03 11:30:02
下载 9
查看 4,690
www.eeworm.com
最后通过使用编写'Verilog程序和调用部分lP Core相结合的方法完成数字下变频各个模块的设计并完成仿真和调试。结果表明设计的思想和结构是正确的，在下一步工作中主要完成系统的板级调试。
2024-03-04 16:50:02
下载 10
查看 9,607
www.eeworm.com
在对CTC译码器设计时，采用了交织器、滑动窗技术，完成了CTC译码器的Verilog描述、仿真，并将得到的仿真结果进一步和C语言下的CTC仿真结果进行比较，表明其性能接近C语言仿真模型。
2024-03-07 00:40:01
下载 1
查看 4,888
www.eeworm.com
采用Verilog HDL实现了这些模块，并在Quartus Ⅱ中进行了综合、仿真、验证。
2024-03-16 05:20:01
下载 6
查看 4,904
www.eeworm.com
在数据采集处理电路中，使用Verilog硬件描述语言设计了多路计数器，该计数器具有数据缓存单元，允许在计数的同时读取数据。
2024-03-26 14:50:01
下载 1
查看 5,761
www.eeworm.com
⑷以Virtex-4系列XC4VFX12型号的FPGA芯片为核心完成了系统的电路设计，用Verilog HDL语言，完成了所有的逻辑代码设计。
2024-05-06 06:20:02
下载 7
查看 2,729
www.eeworm.com
对其基本要求是什么？
2013-10-09 20:28:01
下载 113
查看 1,150
www.eeworm.com
经过惨痛的经历以后，笔者重新思考“仿真是什么？”，仿真难道是常规口中说过的东
西吗？还是其它呢？苦思冥想后，笔者终于悟道“仿真既是虚拟建模”这一概念。
2022-05-02 22:30:01
下载 4
查看 5,622
www.eeworm.com
>所有东西都有关联，但不是直接关联
推理问题
掌握贝叶斯学派的方法
马尔可夫权衡证据
逻辑与概率：一对不幸的组合
第七章 类推学派：像什么就是什么
2022-05-07 04:30:02
下载 2
查看 7,425
www.eeworm.com
4）设计以Altera公司的QuartusⅡ为开发平台，利用FPGA芯片EP1C6Q240C8完成了信道编码各模块及QPSK调制的硬件实现，通过Verilog HDL描述和时序仿真来验证算法的可行性，并给出系统设计中减少毛刺的方法
2013-06-26 03:20:02
下载 175
查看 1,162
www.eeworm.com
硬件方面，FPGA采用Xilinx公司Spartan系列的XC3S500芯片，用verilog HDL硬件描述语言在Xilinx公司提供的ISE辅助设计软件中实现FPGA编程。
2013-05-23 02:20:01
下载 161
查看 1,154
www.eeworm.com
在分析了所需要的资源的基础上，课题决定采用Altera的Cyclone EP1C12 FPGA设计视频信号处理模块，在Quartus II和modelsim平台下，用Verilog HDL语言开发。
2013-05-19 00:30:02
下载 37
查看 1,142
www.eeworm.com
应用Ouartus Ⅱ图形输入与Verilog HDL语言相结合设计实现了PID控制器，用Modelsim仿真验证了设计结果的正确性，用Synplify Pro进行电路综合，在Quaitus Ⅱ软件中实现布局布线
2013-06-13 18:30:01
下载 170
查看 1,139
www.eeworm.com
采用VerIlog语言对设计进行了仿真验证，并将仿真结果同matlab仿真结果进行了比较，比较结果表明该方案能实现对卫星遥感图像数据流的二维提升小波变换的功能。
2013-06-15 05:20:01
下载 108
查看 1,144