找到约 5,063 条结果
www.eeworm.com
本文电路模块采用Verilog 语言设计完成，经过VCS仿真验证功能正确。
2023-09-03 05:50:01
下载 9
查看 4,075
www.eeworm.com
论文使用硬件描述语言Verilog HDL对AES加密算法进行描述。 论文最后进行了时序仿真，并记录了测试数据，验证了系统的正确性与速度性。
2023-09-11 21:50:01
下载 5
查看 249
www.eeworm.com
论文使用硬件描述语言Verilog HDL对AES加密算法进行描述。 论文最后进行了时序仿真，并记录了测试数据，验证了系统的正确性与速度性。
2023-09-24 10:10:01
下载 4
查看 1,222
www.eeworm.com
论文使用硬件描述语言Verilog HDL对AES加密算法进行描述。 论文最后进行了时序仿真，并记录了测试数据，验证了系统的正确性与速度性。
2023-09-25 20:20:01
下载 5
查看 4,386
www.eeworm.com
@@ 此外，由于FPGA实现了整个信息采集系统的接口和时序控制的功能，所以本文详细论述了用Verilog HDL语言在FPGA内实现数据采集时序控制、数据通讯等功能，并在ISE9.1开发环境下进行了Modelsim
2023-09-28 03:10:01
下载 4
查看 3,606
www.eeworm.com
FPGA部分采用模块化的设计思想，设计以XilinxISE为软件平台，采用Verilog和IP核的方法，并通过ModelSim仿真工具进行时序仿真，完成1024点的基-4 FFT运算时间仅为69.1μs
2023-09-30 07:00:01
下载 4
查看 4,951
www.eeworm.com
采用Verilog硬件描述语言实现旁路FIFO；采用VHDL硬件描述语言来实现Aurora链路层模块。
2023-09-30 07:40:01
下载 7
查看 9,151
www.eeworm.com
采用VHDL和Verilog HDL语言对时分复用模块、信道编解码模块、调制解调模块等进行了模块化设计，并对电路板设计过程中系统的配置和控制、无源滤波器设计、阻抗匹配电路设计等问题进行了详细的讨论，最后对印制电路板进行测试和调试
2023-09-30 17:30:02
下载 2
查看 5,507
www.eeworm.com
本课题以构建家庭电力载波通信网络为目标，首先，以两块Cyclone系列FPGA开发板为基础，分别作为发送单元和接收单元，构建了系统的硬件开发平台；以QuartusⅡ 7.2为开发环境，运用Verilog
2023-10-01 13:40:01
下载 6
查看 8,554
www.eeworm.com
主要分三步完成：1)配置视频转换芯片的工作模式，完成视频转化芯片SAA7113的初始化：2)通过分析输出数据流的格式标准，来识别奇偶场信号、场消隐信号和有效行数据的开始和结束信号三种控制信号，并根据控制信号，用Verilog
2023-10-01 23:50:01
下载 6
查看 5,804
www.eeworm.com
在QuartusⅡ平台下运用Verilog HDL语言和原理图设计可以很方便地应用各种抑制杂散信号的方法来提高输出信号的谱质。
2023-10-02 10:40:01
下载 5
查看 4,556
www.eeworm.com
本算法的FPGA实现是基于Verilog HDL的，代码风格采用Altera推荐的编写方法，并采用业界流行的综合、仿真与设计工具来进行设计。
2023-10-02 11:00:01
下载 5
查看 7,425
www.eeworm.com
在整个系统的实现过程中，主要完成的工作有： (1)深入研究CCSDS图像压缩算法，并从算法性能和硬件实现复杂度两个方面，将该算法与JPEG2000和SPIWT图像压缩算法进行比较分析； (2)用硬件描述语言Verilog
2023-10-02 21:10:01
下载 8
查看 4,028
www.eeworm.com
采用Verilog硬件描述语言实现旁路FIFO；采用VHDL硬件描述语言来实现Aurora链路层模块。
2023-10-03 04:40:01
下载 9
查看 3,238
www.eeworm.com
(2)深入研究了回波抵消器基于FPGA的设计流程与实现方法，并利用硬件描述语言Verilog HDL实现了各部分算法。
2023-10-03 07:20:01
下载 9
查看 9,168
www.eeworm.com
解决了定时刷新与数据读写的矛盾，以及预充电与数据读写的矛盾，从而满足了高速连续数据流不间断存储的要求；结合实际系统设计，设计了使用大规模集成电路FPGA实现的硬件接口电路，并且分析了操作SDRAM时的状态转移过程；用verilog
2023-10-04 15:20:01
下载 10
查看 2,671
www.eeworm.com
然后,本文完成了JPEG2000中算术编码的电路设计,编写了算术编码器的Verilog代码,用Modelsim软件对代码进行了仿真,并在Quartus5.0软件中对其进行了综合和时序仿真,在Altera
2023-10-05 13:50:01
下载 6
查看 9,361
www.eeworm.com
整个系统采用Verilog HDL硬件描述语言在Quartus Ⅱ环境下进行设计与仿真，结果符合要求。
2023-10-05 14:30:01
下载 1
查看 3,976
www.eeworm.com
完成硬件结构设计的基础上，采用Verilog硬件描述语言对设计进行了完全可综合的RTL级描述，采用了同步设计，提高了可靠性。
2023-10-07 11:10:01
下载 2
查看 2,838
www.eeworm.com
第四，对系统的自相关函数和德宾递推两个功能模块进行了设计，所有算法通过Verilog硬件描述语言实现，并对其工作过程进行了详细的分析。
2023-10-08 05:10:01
下载 5
查看 5,239