找到约 5,359 条结果
www.eeworm.com
........................................................................... 17
3.2.1 原理图（Concept HDL
2013-10-31 02:12:01
下载 177
查看 1,115
www.eeworm.com
........................................................................... 17
3.2.1 原理图（Concept HDL
2013-10-23 04:28:01
下载 49
查看 1,073
www.eeworm.com
Altium Designer 包含所有设计任务所需的工具：原理图和 HDL 设计输入、电路仿真、信号完整性分析、PCB 设计、基于 FPGA 的嵌入式系统设计和开发.另外可对 Altium
2022-08-16 03:20:02
下载 7
查看 6,269
www.eeworm.com
输 入
第 三 节 设 计 的 编 译 与 仿 真
第 四 节 ABEL 语 言 和 原 理 图 混 合 输 入
第 五 节 ispDesignEXPERT System 中 VHDL 和Verilog
2015-06-22 20:10:01
下载 67
查看 1,087
www.eeworm.com
朋友，我是Jawen.看到先前上载的一套CPLD开发板的VHDL源码挺受欢迎的，现在就将她的Verilog源码也一并贡献给大家：8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机
2014-01-23 21:09:01
下载 175
查看 1,032
www.eeworm.com
在数据采集处理电路中，使用Verilog硬件描述语言设计了多路计数器，该计数器具有数据缓存单元，允许在计数的同时读取数据。
2024-03-26 12:00:01
下载 7
查看 4,199
www.eeworm.com
· 摘要： 以TI公司的DSP芯片TMS320VC5402和Philip公司的USB控制器PDIUSBD12为例,通过CPLD芯片建立DSP与USB控制器相应的通信通道、由Verilog
2024-08-06 09:40:01
下载 6
查看 9,131
www.eeworm.com
这份FPGA学习资料包含了Verilog语言的经典电路设计实例，是华为内部精心整理的学习材料。无论您是初学者还是有一定基础的工程师，都能从中获得宝贵的知识与实践经验。
2025-11-28 09:27:57
下载 1
查看 62
www.eeworm.com
本资源提供了一个详细的FPGA加法器设计实例，通过该例程，您可以学习如何使用Verilog或VHDL语言实现基本的算术运算，并将结果输出到数码管上显示。
2025-11-30 17:14:18
下载 1
查看 17
www.eeworm.com
通过这份详细的教程和代码示例，您可以深入了解如何利用Verilog或VHDL语言来设计高效且灵活的PWM控制器。无论是作为学习材料还是项目开发参考都非常有价值。此资料完全免费，并保证内容全面无遗漏。
2025-11-30 17:29:29
下载 3
查看 86
www.eeworm.com
通过这份材料，您可以深入了解如何使用VHDL或Verilog语言实现对模拟信号的数字化处理，非常适合嵌入式系统开发、数据采集项目以及电子工程教育领域。
2025-11-30 21:39:20
下载 3
查看 90
www.eeworm.com
本资源深入解析了利于验证的RTL Verilog代码设计原理，对于从事芯片设计或FPGA应用开发的专业人士来说是一份宝贵的参考资料。
2025-12-02 14:18:06
下载 3
查看 20
www.eeworm.com
通过学习这份详细的实例，您可以深入了解如何利用Verilog或VHDL语言设计数字逻辑电路，特别是对于需要构建数据处理流水线的应用场景非常有帮助。无论是作为教学材料还是项目开发参考都非常实用。
2025-12-02 14:48:13
下载 3
查看 27
www.eeworm.com
无论您是正在学习硬件描述语言（如Verilog或VHDL）还是希望增强您的逻辑电路设计技能，这份免费下载的资料都将是一个宝贵的工具。立即下载，开启您的FPGA编程之旅！
2025-12-02 14:53:40
下载 2
查看 57
www.eeworm.com
在ⅡR实现方面，本文采用Verilog HDL语言编写了相应的硬件实现程序，将内置SignalTap Ⅱ逻辑分析器的ⅡR设计下载到FPGA芯片，并利用Altera公司的SignalTap Ⅱ逻辑分析仪进行了定性测试
2013-04-24 16:38:22
下载 46
查看 1,167
www.eeworm.com
最后介绍了论文采用的事物级模型与Verilog HDL协同仿真的方法和系统的控制过程，通过仿真结果的比较，验证了利用二进制翻译模块实现X86指令执行的可行性和优化后的架构较适合于X86翻译系统的应用。
2013-06-28 00:20:01
下载 45
查看 1,260
www.eeworm.com
然后，基于Verilog HDL 设计出12位固点数据的Turbo编译码器以及仿真验证平台，与用Matlab语言设计的相同指标的浮点数据译码器进行性能比较，得到该设计的功能验证。
2013-04-24 16:38:35
下载 126
查看 1,110
www.eeworm.com
在ⅡR实现方面，本文采用Verilog HDL语言编写了相应的硬件实现程序，将内置SignalTap Ⅱ逻辑分析器的ⅡR设计下载到FPGA芯片，并利用Altera公司的SignalTap Ⅱ逻辑分析仪进行了定性测试
2013-04-24 16:38:36
下载 142
查看 1,095
www.eeworm.com
内容包括 11本 从零开始学电子丛书:
【从零开始学电子丛书】从零开始学CPLD和Verilog+HDL编程技术
【从零开始学电子丛书】从零开始学单片机C语言
2022-07-25 14:30:02
下载 8
查看 2,673
www.eeworm.com
本设计中，FPGA芯片的设计
和与控制芯片的接口设计是一个难点，本文利用Altera的设计工具Quartus IⅡ
并结合Verilog-HDL
2022-08-10 21:00:02
下载 4
查看 4,436