找到约 5,359 条结果
www.eeworm.com
USB2.0 IP核,ASIC,FPGA可用,Verilog HDL源代码
USB2.0 IP核,ASIC,FPGA可用,Verilog HDL源代码
www.eeworm.com
使用Verilog-HDL设计2位-16进制计数器
实验内容及步骤： 1.使用Verilog HDL设计2位 16进制计数器,由DE2的KEY0输入计数值，在HEX1，HEX0上显示计数值。
www.eeworm.com
有限状态机和可综合风格的Verilog HDL
由于Verilog HDL和 VHDL 行为描述用于综合的历史还只有短短的几年，可综合风格的Verilog HDL 和VHDL的语法只是它们各自语言的一个子集。
www.eeworm.com
Verilog HDL数字设计与综合（第二版）
·本书从用户的角度全面阐述了Verilog HDL语言的重要细节和基本设计方法，并详细介绍了Verilog 2001版的主要改进部分。
www.eeworm.com
基于Verilog HDL的I2C总线分析器
提出了采用Verilog HDL 设计I2C 总线分析器的方法，该I2C 总线分析器支持三种不同的
工作模式：被动、主机和从机模式，并提供了嵌入式系统设计接口。通过硬件总体框架分析，分模块输入，
工作模式：被动、主机和从机模式，并提供了嵌入式系统设计接口。通过硬件总体框架分析，分模块输入，
www.eeworm.com
8点流水线型FFT的Verilog_HDL实现
8点流水线型FFT的Verilog_HDL实现，采用高效架构设计，适用于高速信号处理场景。详细解析数据流与控制逻辑，适合数字信号处理工程师参考与应用。
www.eeworm.com
Verilog HDL 编写的CY7C68013 SLAVE FIFO接口程序
Verilog HDL 编写的CY7C68013 SLAVE FIFO接口程序，实际测试可用。可以直接跟上位机连接，传输数据。