找到约 5,359 条结果
www.eeworm.com
但是一些时候人们依然通过编写HDL代码来实现时钟的分频，以实现特殊的分频系数，可调节的占空比和其它DLL/PLL不容易实现的功能。
2025-01-29 06:40:01
下载 9
查看 6,861
www.eeworm.com
技术的优势
1.3 EDA 的发展趋势
【习题】
第 2 章 EDA 设计流程及其工具
2.1 设计流程
2.1.1 设计输入(原理图／HDL
2025-03-04 15:40:01
下载 9
查看 5,435
www.eeworm.com
本资料适合英语能力强的专业电子工程师，本资料介绍使用Altera公司的开发工具Quartus II 进行基本电路图开发的过程，其中包括基本电路图的设计，波形向量函数的生成，verilog代码的编辑和验证
2022-12-15 17:30:02
下载 6
查看 3,623
www.eeworm.com
掌握FPGA数码管动态显示的精髓，这份Verilog代码经过多个项目实战验证，可直接应用于生产环境。支持1到9的数字显示，适用于各种嵌入式系统和硬件开发需求，是提升项目稳定性和性能的理想选择。
2025-12-19 21:13:47
下载 1
查看 44
www.eeworm.com
随后介绍了新兴的电子器件FPGA及其开发语言硬件描述语言Verilog HDL，并对基于FPGA的绝对式编码器通信接口电路做了可行性的分析。
2013-07-11 21:10:01
下载 143
查看 1,226
www.eeworm.com
本课题采用已经取得了很多研究成果的Bussgang类盲均衡算法,主要因为它的计算复杂度小,便于实时实现,具有较好的性能.本文探讨了以FPGA(Field Programmable Gates Array)为平台,使用Verilog
2013-07-25 23:10:02
下载 78
查看 1,163
www.eeworm.com
@@ 本论文使用Verilog语言在Xilinx ISE开发环境下完成了译码器的FPGA实现，在实现过程中采用了流水线等FPGA设计方法，提高了算法的运行效率。
2023-09-28 08:20:01
下载 8
查看 3,559
www.eeworm.com
随后介绍了新兴的电子器件FPGA及其开发语言硬件描述语言Verilog HDL，并对基于FPGA的绝对式编码器通信接口电路做了可行性的分析。
2023-09-30 05:50:01
下载 1
查看 2,716
www.eeworm.com
本课题采用已经取得了很多研究成果的Bussgang类盲均衡算法,主要因为它的计算复杂度小,便于实时实现,具有较好的性能.本文探讨了以FPGA(Field Programmable Gates Array)为平台,使用Verilog
2024-01-19 19:20:01
下载 10
查看 1,892
www.eeworm.com
本文采用Verilog硬件描述语言来设计CLB的电路，用NC-VERILOG工具对HDL程序进行了仿真验证，并利用华微电子系统有限公司长期在开发可编程芯片项目时积累的元件库，在CADENCE软件的schematic
2023-09-28 08:10:01
下载 5
查看 2,336
www.eeworm.com
具有在电子系统中应用的普遍意义,另外,也可以用于计算机组成原理的教学试验.该文第一章简要介绍了可编程ASIC和EDA技术的历史、现状、未来并对本课题作了简要陈述.第二章在芯片设计的两种输入法即原理图输入法和HDL
2013-05-21 04:00:01
下载 94
查看 1,182
www.eeworm.com
具有在电子系统中应用的普遍意义,另外,也可以用于计算机组成原理的教学试验.该文第一章简要介绍了可编程ASIC和EDA技术的历史、现状、未来并对本课题作了简要陈述.第二章在芯片设计的两种输入法即原理图输入法和HDL
2024-01-15 03:30:02
下载 4
查看 575
www.eeworm.com
设计了一种适合于H.264 的变字长解码器根据码流特点进行模块划分减少硬件开销采用并行结构解NAL 包解码效率高采用了桶形移位器进行并行解码每个时钟解一个码字采用Verilog 语言进行设计仿真并通过
2013-07-15 16:20:01
下载 184
查看 1,151
www.eeworm.com
本书主要讲解FPGA的程序设计,以一款热销的FPGA开发板为例,介绍学习FPGA和使用Verilog,以及FPGA开发板的硬件配置,重点是第3章的16个典型实例程序,由简单到复杂,最后是FPGA的设计心得
2022-10-03 08:00:02
下载 1
查看 5,879
www.eeworm.com
设计了一种适合于H.264 的变字长解码器根据码流特点进行模块划分减少硬件开销采用并行结构解NAL 包解码效率高采用了桶形移位器进行并行解码每个时钟解一个码字采用Verilog 语言进行设计仿真并通过
2023-10-29 02:10:01
下载 10
查看 7,409
www.eeworm.com
直接适用于生产环境的Verilog状态机代码，经过多个项目验证与优化，确保稳定性和高效性。无论是在复杂系统控制还是在数据处理中，都能提供可靠的解决方案。适合需要高质量、可维护状态机设计的工程师。
2025-12-22 05:21:18
下载 1
查看 89
www.eeworm.com
本设计采用Verilog HDL硬件描述语言进行设计，基于Xilinx公司的Virtex-4XC4VSX35芯片。
2013-07-09 15:40:01
下载 107
查看 1,121
www.eeworm.com
本设计采用Verilog HDL硬件描述语言进行设计，基于Xilinx公司的Virtex-4XC4VSX35芯片。
2013-06-13 23:30:02
下载 199
查看 1,100
www.eeworm.com
本设计采用Verilog HDL硬件描述语言进行设计，基于Xilinx公司的Virtex-4XC4VSX35芯片。
2023-10-02 09:20:01
下载 4
查看 1,220
www.eeworm.com
在对内交织和解内交织各个子模块进行C语言和MATLA8算法仿真的基础上，完成了内交织和解内交织总模块的FPGA设计，系统所有的硬件电路设计都采用了Verilog HDL语言编写。
2023-10-11 20:30:02
下载 2
查看 1,935