找到约 5,556 条结果
www.eeworm.com
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->VHDL语言的层次化设计.ppt
2024-06-19 02:20:01
下载 2
查看 1,071
www.eeworm.com
FPGA分频计数实验源码.这个实验可以说是verilog入门最最基础的实验了，我们不做太多的理论分析，实践是硬道理。
2024-11-22 10:20:02
下载 6
查看 8,599
www.eeworm.com
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->数字电路的VHDL设计.pdf
2024-12-06 08:50:01
下载 5
查看 4,975
www.eeworm.com
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->通用存储器VHDL.zip
2025-01-15 15:40:02
下载 6
查看 8,318
www.eeworm.com
介绍了一些基础的fpga的例子，主要利用verilog hdl 进行编写 ，对初学者有一定的利用价值
2025-03-06 18:10:01
下载 9
查看 1,422
www.eeworm.com
基于fpga的多功能数字钟，时分秒显示，整点报时，可设置时间段不报时，开发平台quartus ii，语言是verilog
2025-05-15 17:00:01
下载 8
查看 9,650
www.eeworm.com
一个简单的FPGA Verilog 分频器，内有详细的注释，对中文初学者很有益啊！希望能对大家有帮助！
2025-05-31 19:00:02
下载 4
查看 1,191
www.eeworm.com
FPGA中实现基于查找表方式（LUT）的DDS实现，可用在数字下变频和COSTAS锁相环中，Verilog编写，本人已经调通
2013-12-09 22:17:07
下载 136
查看 1,108
www.eeworm.com
60秒秒表设计，可暂停和分段计数等，所有功能是利用verilog HDL来描述，最后下载到CPLD/FPGA才能运行。
2017-06-08 20:54:01
下载 109
查看 1,558
www.eeworm.com
该模块是基于FPGA中Verilog语言开发，运用DDS原理，设计的频率和相位任意可调的正弦波发生器模块。
2022-10-13 20:30:02
下载 10
查看 3,536
www.eeworm.com
DAC7564基于FPGA设计的verilog代码，实现将从DSP接收到的数字量，通过DAC7564转化为模拟量输出。
2023-02-01 03:50:02
下载 9
查看 3,930
www.eeworm.com
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->VHDL 与数字电路设计.rar
2024-12-01 03:00:02
下载 9
查看 6,223
www.eeworm.com
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->VHDL语言及其应用 156页.pdf
2024-12-21 11:20:01
下载 9
查看 1,293
www.eeworm.com
基于cpld的pwm控制设计 采用vhdl.verilog语言设计 对大家比较有用,这是一个LED灯光渐变的程序！已通过调试
2025-03-14 15:50:03
下载 8
查看 9,505
www.eeworm.com
通过这个实验，掌握采用Verilog HDL 语言编程实
现按键控制LED 亮灭及按键消抖方法。
2025-04-11 03:30:04
下载 1
查看 9,743
www.eeworm.com
温度传感器DS18B20的控制代码，Verilog格式的，一线式传感器，已经确认在板卡上验证好用
2025-11-13 23:31:42
下载 2
查看 219
www.eeworm.com
涵盖多周期设计的完整Verilog实现，深入讲解时序控制与状态机逻辑，适用于数字电路开发与系统级设计实践。
2026-02-02 21:38:06
下载 3
查看 71
www.eeworm.com
·本书是《从算法设计到硬线逻辑的实现——复杂数字逻辑系统的Verilog HDL设计技术和方法》的配套用书。主要内容包括12个实验练习和Verilog的语法手册。
2013-06-30 21:20:01
下载 168
查看 1,123
www.eeworm.com
该文档为基于FPGA的数字时钟的设计讲解文档，
在QuartusⅡ开发环境下，用Verilog HDL硬件描述语言设计了一个可以在FPGA芯片上实现的数字
时钟．通过将设计代码下载到
2022-09-08 03:00:02
下载 7
查看 8,018
www.eeworm.com
·本书是《从算法设计到硬线逻辑的实现——复杂数字逻辑系统的Verilog HDL设计技术和方法》的配套用书。主要内容包括12个实验练习和Verilog的语法手册。
2023-05-31 05:20:27
下载 8
查看 5,887