找到约 5,063 条结果
www.eeworm.com

基于verilogHDL的DDS任意波形发生器设计

本资源提供了一套基于Verilog HDL语言实现的直接数字合成(DDS)任意波形发生器设计方案。
2025-11-27 17:33:42 下载 1 查看 25
www.eeworm.com

MATLAB在FPGA开发中的应用

内容覆盖从基础概念到高级技巧,包括如何使用HDL Coder将MATLAB代码转换为VHDL/Verilog,以及通过Simulink进行系统级设计的最佳实践。
2025-11-30 14:52:41 下载 3 查看 51
www.eeworm.com

FPGA例程之减法器数码管显示

通过这个实例,您可以学习到如何使用Verilog或VHDL语言实现基本的算术运算,并将其结果输出至数码管上显示。这对于理解数字逻辑设计原理以及提高实际项目开发能力非常有帮助。
2025-11-30 17:12:50 下载 1 查看 19
www.eeworm.com

FPGA例程之案件与数码管

通过这些精心设计的例子,您可以学习到如何使用Verilog或VHDL语言实现按键输入检测及数码管显示输出等功能,是构建数字电路项目不可或缺的基础知识。
2025-11-30 17:25:53 下载 3 查看 24
www.eeworm.com

FPGA例程之12864显示汉字

通过这份详细的代码示例,您可以深入了解如何利用Verilog或VHDL语言来控制LCD屏幕,并掌握基本的字符图形处理技巧。无论是初学者还是有一定经验的技术人员都能从中受益匪浅。
2025-11-30 21:08:23 下载 2 查看 66
www.eeworm.com

FPGA例程之I2C读写

通过这套精心编写的代码示例,您可以快速掌握如何使用Verilog或VHDL语言来控制I2C总线上的数据传输过程,包括初始化、发送和接收等关键步骤。
2025-11-30 21:11:43 下载 3 查看 74
www.eeworm.com

FPGA例程之电话计费器程序

通过学习此例程,您可以掌握如何利用FPGA实现精确的时间测量与费用计算功能,非常适合想要深入了解数字逻辑设计及硬件描述语言(如VHDL或Verilog)的工程师们。
2025-12-02 14:54:55 下载 3 查看 15
www.eeworm.com

FPGA例程之CRC检错

通过实际案例学习,您可以深入了解如何利用硬件描述语言(如Verilog或VHDL)编写高效、可靠的错误检测代码。此例程不仅适用于通信系统中的数据完整性验证,也适合于任何需要高精度数据传输的应用场景。
2025-12-02 17:02:35 下载 1 查看 35
www.eeworm.com

FPGA例程之4位串并转换器

通过此例程,您可以深入了解如何利用Verilog或VHDL语言进行高效的数据流控制设计,非常适合电子工程、嵌入式开发领域的初学者与进阶者参考使用。
2025-12-02 17:10:00 下载 1 查看 22
www.eeworm.com

VISUAL ELITE 0

该工具的HDL版本可帮助门级设计师们学习用Verilog和VHDL设计。最新版本的Visual Elite可帮助硬件设计师们和C/C++编程者迅速使用SystemC语言创建系统。
2014-03-30 12:22:13 下载 38 查看 13,360
www.eeworm.com

直流他励电动机机械特性

他励直流电动机回馈制动时,能量传递关系,电动势平衡方程式及机械特性又是什么情况?
2013-10-12 10:56:01 下载 199 查看 1,107
www.eeworm.com

当我们用摄像机照射电视机

答案似乎应该是什么都没有,因为电视机显示的就是它自己,而它自己正在显示的内容也就是它自己……。
2014-01-24 00:25:10 下载 57 查看 1,039
www.eeworm.com

从感知机到深度神经网络带你入坑深度学习

在我正式介绍深度学习是什么东西之前,我想先引入一个简单的例子,借以帮助我们理解为什么需要深度神经网络。
2022-06-19 07:30:01 下载 1 查看 5,256
www.eeworm.com

《利用python进行数据分析(第2版)》高清版 21.6M 549页

当书中出现“数据”时,究竟指的是什么呢?

2022-07-09 10:20:02 下载 42 查看 5,830
www.eeworm.com

Arduino和串口数据实时图形软件SerialChart

Arduino和SerialChart的互动


SerialChart是什么?

2022-08-16 00:30:02 下载 12 查看 3,415
www.eeworm.com

Active HDL 9.1

Active-HDL是集成VHDL,Verilog,EDIF,System C开发环境美国、内华达州-提供ASIC及FPGA先进设计工具以及混合语言模拟的领导厂商-Aldec,Inc.
2023-04-16 17:50:02 下载 2 查看 5,352
www.eeworm.com

数字信号处理的FPGA实现中文版 刘凌

附录中给出了Verilog源代码和术语。
2022-06-13 22:00:02 下载 7 查看 9,970
www.eeworm.com

求解二次规划问题的基于LVI的原一对偶神经网络FPGA设计和实现.rar

2.讨论了电子设计自动化技术(Electronic.Design Automation,EDA)、设计语言Verilog HDL和VHDL、FPGA器件厂商和型号的选择、系统开发环境QuartusⅡ和仿真工具
2023-10-04 02:20:01 下载 5 查看 7,922
www.eeworm.com

基于LVI的原一对偶神经网络FPGA设计

2.讨论了电子设计自动化技术(Electronic.Design Automation,EDA)、设计语言Verilog HDL和VHDL、FPGA器件厂商和型号的选择、系统开发环境QuartusⅡ和仿真工具
2024-04-06 14:20:01 下载 7 查看 9,041
www.eeworm.com

基于FPGA的DES加密系统设计与实现

以EITS2003开发板为硬件开发平台,ISEwebpack为开发软件,用Verilog硬件描述语言设计并且实现了三大模块的具体功能及整体连接。
2013-06-14 05:40:01 下载 92 查看 1,139
‹ 上一页 1 ... 215 216 217 218 219 220 221 222 223 224 225 ... 254 下一页 ›