找到约 5,063 条结果
www.eeworm.com

FPGA例程之移位寄存器

通过学习这份详细的实例，您可以深入了解如何利用Verilog或VHDL语言设计数字逻辑电路，特别是对于需要构建数据处理流水线的应用场景非常有帮助。无论是作为教学材料还是项目开发参考都非常实用。
2025-12-02 14:48:13 下载 3 查看 27
www.eeworm.com

FPGA例程之基本D触发器

无论您是正在学习硬件描述语言（如Verilog或VHDL）还是希望增强您的逻辑电路设计技能，这份免费下载的资料都将是一个宝贵的工具。立即下载，开启您的FPGA编程之旅！
2025-12-02 14:53:40 下载 2 查看 57
www.eeworm.com

FPGA中CLB电路的设计研究.rar

本文采用Verilog硬件描述语言来设计CLB的电路，用NC-VERILOG工具对HDL程序进行了仿真验证，并利用华微电子系统有限公司长期在开发可编程芯片项目时积累的元件库，在CADENCE软件的schematic
2023-09-28 08:10:01 下载 5 查看 2,336
www.eeworm.com

变压器的零序保护的配置原则

　　变压器的零序保护的配置原则是什么?答：(1)中性点直接接地电网的变压器应装设零序(接地)保护作为变压器主保护的后备保护和相邻元件接地短路的后备保护。

2013-12-03 08:06:01 下载 118 查看 1,106
www.eeworm.com

/*看大家都在学操作系统

弄了一点代码出来，放在那也没啥用，不如拿上来 给新手看看，一个任务调度的雏形是什么样子的~~~~~~~~~这些代码没有经过优化， 我只求实现任务切换的功能。
2014-01-17 04:01:15 下载 46 查看 1,038
www.eeworm.com

RS485串行通信协议及其应用

Profibus又是什么？与其它串行协议相比，它们的性能如何？适用于哪些应用？
2022-08-15 17:20:02 下载 7 查看 3,066
www.eeworm.com

物联网远程控制及智能硬件开发平台：ilink开发快技术资料

一、ilink开发快是什么 ilink为用户提供成熟稳定，可管可控的软硬云通信链路服务系统。
2022-12-10 16:30:02 下载 7 查看 5,150
www.eeworm.com

基于FPGA的数字三相锁相环的优化设计

为此，提出一种数字三相锁相环的优化实现方案，利用乘法模块复用和CORDIC算法实现三角函数运算，并用Verilog HDL硬件描述语言对优化前后的算法进行了编码实现。
2013-11-15 08:32:01 下载 148 查看 1,092
www.eeworm.com

基于FPGA的数字三相锁相环的优化设计

为此，提出一种数字三相锁相环的优化实现方案，利用乘法模块复用和CORDIC算法实现三角函数运算，并用Verilog HDL硬件描述语言对优化前后的算法进行了编码实现。
2013-10-22 00:08:01 下载 95 查看 1,102
www.eeworm.com

目 录 第 一 节ispDesignEXPERT 简 介 第 二 节ispDesignEXPERT System 的 原 理 图 输 入 第 三 节设 计 的 编 译 与 仿 真 第 四 节A

原 理 图 输 入 第 三 节设 计 的 编 译 与 仿 真 第 四 节ABEL 语 言 和 原 理 图 混 合 输 入 第 五 节ispDesignEXPERT System 中 VHDL 和Verilog
2015-12-03 20:12:01 下载 48 查看 1,086
www.eeworm.com

本文主要分析了FIR数字滤波器的基本结构和硬件构成特点,简要介绍了FIR滤波器实现的方式优缺点 结合Altera公司的Stratix系列产品的特点,以一个基于MAC的8阶FIR数字滤波器的设计为例,给

本文主要分析了FIR数字滤波器的基本结构和硬件构成特点,简要介绍了FIR滤波器实现的方式优缺点 结合Altera公司的Stratix系列产品的特点,以一个基于MAC的8阶FIR数字滤波器的设计为例,给出了使用Verilog
2017-01-24 10:16:02 下载 83 查看 1,385
www.eeworm.com

ARM M0实验报告

用 verilog HDL 语言搭建一个以 ARM Cortex-M0 为处理器核的嵌入式SOC系统,系统包含以下几个部分： 
2020-03-21 10:53:05 下载 2 查看 86
www.eeworm.com

数字电路基础 刘红云

本书是通信、电子信息等相关专业的基础课教材，全书共分7章，主要内容有：数字逻辑基础、组合逻辑电路、时序逻辑电路、脉冲信号的产生与变换电路、半导体存储器、数模与模数转换器、PLD和Verilog-HDL

2022-09-10 08:30:02 下载 9 查看 3,554
www.eeworm.com

基于CPLD的SGPIO总线实现及应用

采用Lattice Diamond IDE进行了Verilog HDL代码编写和综合，并用ModelSire进行时序仿真，最终下载到CPLD器件进行测试。
2022-11-25 07:50:02 下载 5 查看 8,615
www.eeworm.com

基于FPGA的RFID板级标签设计与实现

利用Verilog 语言实现了标签数字电路,并在板级标签中进行了验证。
2024-09-07 04:50:02 下载 9 查看 8,594
www.eeworm.com

一种高速二维DCT的VLSI设计

用Verilog硬件描述语言完成了整个设计并进行了仿真、综合和验证。
2024-09-28 12:10:01 下载 3 查看 9,687
www.eeworm.com

两个Sdram控制器源码

这份资源提供了两个SDRAM控制器的Verilog源代码，是电子工程师和嵌入式系统开发者深入理解同步动态随机存取存储器（SDRAM）工作原理的理想选择。
2025-11-25 21:58:58 下载 3 查看 90
www.eeworm.com

Fpga任意波形发生器源码

这份资源提供了一套完整的基于FPGA的直接数字频率合成（DDS）任意波形发生器设计方案，采用Verilog语言编写。适用于电子工程师、科研人员及高校师生进行信号处理实验或项目开发。
2025-11-28 21:37:09 下载 1 查看 74
www.eeworm.com

DP83640

本资源提供了针对DP83640的Verilog FPGA驱动代码，帮助开发者快速集成网络功能到FPGA项目中。通过这份详尽且经过验证的驱动程序，您可以轻松实现高速数据传输与通信协议的支持。
2025-12-02 14:20:10 下载 2 查看 31
www.eeworm.com

FPGA例程之四位比较器

通过这份详尽的工程实例，您可以学习到如何利用VHDL或Verilog语言实现基本逻辑功能，并掌握FPGA开发流程中的关键步骤。无论是作为教学材料还是项目参考都非常合适。
2025-12-02 14:49:11 下载 2 查看 82
‹ 上一页 1 ... 213 214 215 216 217 218 219 220 221 222 223 ... 254 下一页 ›