找到约 2,098 条结果
www.eeworm.com
Xilinx FPGA spartan-3E芯片资料
基于Xilinx最新架构设计的Spartan-3E FPGA芯片资料，涵盖引脚定义、时序分析及配置方法，适用于低功耗嵌入式系统开发。提供详实的技术手册与应用指南，提升设计效率与稳定性。
www.eeworm.com
XILINX 2K Series 在POWER PCB 开发环境下使用 非常好的 XILINX CPLD 源代码
XILINX 2K Series
在POWER PCB 开发环境下使用
非常好的 XILINX CPLD 源代码
www.eeworm.com
利用Xilinx XC2C128（Xilinx CPLD）制做的台式电脑的Debug卡及原理图
利用Xilinx XC2C128（Xilinx CPLD）制做的台式电脑的Debug卡及原理图，对于不开机的主板，能侦测出CPU到北桥之间具体那根信号线空焊，用于快速维修不开机之主板。
www.eeworm.com
xilinx_v5sx95t_schematics(xilinx v5 95t 开发板原理图)
xilinx v5 95t 开发板原理图，xilinx_v5sx95t_schematics(xilinx v5 95t 开发板原理图)。
www.eeworm.com
xilinx_v5sx95t_schematics(xilinx v5 95t 开发板原理图)
xilinx v5 95t 开发板原理图，xilinx_v5sx95t_schematics(xilinx v5 95t 开发板原理图)。
www.eeworm.com
基于Xilinx FPGA的DDRSDRAM的Verilog控制代码
基于Xilinx FPGA的DDRSDRAM的Verilog控制代码，使用的FPGA为Virtex-4，实现对DDRSDRAM的简单控制（对一系列地址的写入和读取）。
www.eeworm.com
便携式超声系统中的Xilinx器件
There has long been a need for portable ultrasoundsystems that have good resolution at affordable costpoints. Portable systems enable healthcare providersto use ultrasound in remote locations s
www.eeworm.com
Xilinx FPGA全局时钟资源的使用方法
为了适应复杂设计的需要，Xilinx的FPGA中集成的专用时钟资源与数字延迟锁相环(DLL)的数目不断增加，最新的 Virtex II器件最多可以提供16个全局时钟输入端口和8个数字时钟管理模块(DCM
www.eeworm.com
UART 4 UART参考设计，Xilinx提供VHDL代码
UART 4 UART参考设计，Xilinx提供VHDL代码 uart_vhdl
This zip file contains the following folders:<
www.eeworm.com
便携式超声系统中的Xilinx器件
There has long been a need for portable ultrasoundsystems that have good resolution at affordable costpoints. Portable systems enable healthcare providersto use ultrasound in remote locations s
www.eeworm.com
XAPP440 - Xilinx CPLD的上电性能
Applying power to a standard logic chip, SRAM, or EPROM, usually results in output pinstracking the applied voltage as it rises. Programmable logic attempts to emulate that behavior,but physics
www.eeworm.com
Xilinx FPGA全局时钟资源的使用方法
为了适应复杂设计的需要，Xilinx的FPGA中集成的专用时钟资源与数字延迟锁相环(DLL)的数目不断增加，最新的 Virtex II器件最多可以提供16个全局时钟输入端口和8个数字时钟管理模块(DCM