找到约 1,510 条结果
www.eeworm.com
高高速DSP与SDRAM之间信号传输延时的分析
2024-10-08 22:50:01
下载 3
查看 1,985
www.eeworm.com
ROM、SDRAM、RAM、DRAM、SRAM、FLASH的区别
2025-01-28 12:00:01
下载 4
查看 7,227
www.eeworm.com
基于FPGA的SDRAM读写控制的实现与Modelsim仿真
2025-06-08 20:20:01
下载 1
查看 2,210
www.eeworm.com
这份资源提供了两个SDRAM控制器的Verilog源代码，是电子工程师和嵌入式系统开发者深入理解同步动态随机存取存储器（SDRAM）工作原理的理想选择。
2025-11-25 21:58:58
下载 3
查看 90
www.eeworm.com
实现FPGA与SDRAM高效交互的完整控制器方案，代码结构清晰、逻辑严谨，已通过多个项目验证，可直接用于实际开发或毕业设计。
2026-01-19 05:22:29
下载 3
查看 23
www.eeworm.com
ddr2控制器一些源码，控制时序及怎样通过嵌入式cpu来进行控制的实例
2015-09-07 20:35:01
下载 46
查看 1,054
www.eeworm.com
Xilinx DDR2存储器接口调试代码，主频167Mhz，嵌入了CHIPSCORP代码。
2016-06-27 20:40:02
下载 124
查看 1,049
www.eeworm.com
基于FPGA的DDR2控制程序，用verilog编写的。
2014-01-27 15:48:11
下载 173
查看 1,059
www.eeworm.com
针对在xilinx平台上应用DDR3时，总结的一些设计和仿真经验，讲解配备图文。
2016-11-08 14:36:52
下载 2
查看 73
www.eeworm.com
DDR5规范：JESD79-DDR5 Proposed Rev0.5c
2021-11-30 14:00:01
下载 10
查看 2,550
www.eeworm.com
DDR2_协议规范_JESD79-2F
DDR的规范和协议，是英文版，非常详细。
请放心下载。
2022-11-12 04:00:02
下载 3
查看 4,952
www.eeworm.com
嵌入式DDR（Double Data Rate，双数据速率）设计是含DDR的嵌入式硬件设计中最重要和最核心的部分。
2023-02-02 08:20:02
下载 7
查看 2,763
www.eeworm.com
ALLEGRO_约束规则设置步骤_DDR_为例，图文并茂，步骤详细。
2023-02-02 09:00:02
下载 4
查看 9,515
www.eeworm.com
本文比较各种读写分离方法优劣点及使用场合，通过分析DDR3读写时序的特点，利用ODT及读写前导码的时序关系，使用力科示波器特有的级联Cascaded触发功能，提出一种较为新颖的DDR3的读写分离的眼图测试方法
2023-02-18 19:10:02
下载 2
查看 1,580
www.eeworm.com
很有用的文档-介绍Ddr3 的走线结构及绕线规则
2023-02-23 05:20:03
下载 6
查看 4,387
www.eeworm.com
主要演示了基于OMAP-L138的DDR2的存储实现源代码，适合初学者
2023-03-29 07:50:03
下载 3
查看 1,359
www.eeworm.com
凤芯Ⅲ主频要求200Mhz，片外存储器则选用了DDR400以满足带宽需求。DDR时序比较复杂，特别是数据通路，一直是设计师最大的麻烦。而在FPGA验证上很多工程师都不能确保验证的充分性。
2023-10-04 11:20:01
下载 3
查看 9,334
www.eeworm.com
本资源提供了4Gb DDR3 SDRAM H5TQ4G43AFR、H5TQ4G83AFR及H5TQ4G63ARF型号的详细技术资料，包括但不限于数据手册、应用指南等。
2025-11-28 05:39:49
下载 2
查看 74
www.eeworm.com
想要在OMAP-L138平台上快速验证DDR2内存性能？本资源提供经过LCDK开发板实测的测试源码，可直接用于硬件调试与系统稳定性分析。
2026-01-06 14:01:01
下载 1
查看 39
www.eeworm.com
让更多的朋友了解大型游戏的代码是什么样子的
2015-01-28 20:36:01
下载 52
查看 1,230