找到约 5,556 条结果
www.eeworm.com
汉明码的编结码模块，用verilog写成，为Modelsim下的一个工程。
2015-05-20 20:15:01
下载 138
查看 1,051
www.eeworm.com
大型嵌入式设备FPGA程序，verilog HDL语言，实现DLL和PCM码流分流。
2015-06-11 20:22:02
下载 85
查看 1,058
www.eeworm.com
arm9 架构简单core实现，可以综合，有实现步骤和说明，verilog代码编写。
2014-12-08 06:55:02
下载 86
查看 1,041
www.eeworm.com
Quartus下的RS（5，3）编码器的源程序，用Verilog语言编写。
2014-01-26 16:29:01
下载 143
查看 1,063
www.eeworm.com
北航夏雨闻的Verilong课件，与夏雨闻写的Verilog数字系统设计教程配套
2016-02-18 00:14:01
下载 45
查看 1,153
www.eeworm.com
or1200的内核以及一些参考文献，是Verilog的RTL级描述。
2016-05-22 00:52:02
下载 25
查看 1,072
www.eeworm.com
利用FPGA实现串口通信，很好的学习资料
尤其是对 verilog不熟的朋友
2016-06-06 20:41:01
下载 127
查看 1,085
www.eeworm.com
基于FPGA的电子密码锁的设计，内有Verilog HDL源码和各仿真图像
2016-09-06 20:02:02
下载 175
查看 1,093
www.eeworm.com
I2C控制器的源代码，Verilog HDL语言编写，可以直接调用
2016-10-03 00:24:01
下载 147
查看 1,068
www.eeworm.com
一个完整的viterbi(2,1,7)编码程序，使用的是Verilog语言
2016-10-29 10:31:01
下载 85
查看 1,438
www.eeworm.com
usb芯片cy7c68013从fpga中读入数据的演示程序，verilog语言
2014-08-13 09:30:26
下载 175
查看 1,236
www.eeworm.com
组成原理的大作业，写一个计算器，用verilog语言写的
2016-12-26 10:10:01
下载 66
查看 1,061
www.eeworm.com
好用的UART通信源码，使用Verilog 编写 在QUARTUS下完成，并用ModelSim仿真通过
2017-01-01 20:56:01
下载 152
查看 1,140
www.eeworm.com
一位全加器，VERILOG实现，包括测试文件，测试可用，欢迎下载，共同学习
2013-12-24 09:20:01
下载 89
查看 1,067
www.eeworm.com
MIMO 4*4系统D-BLAST编译码方案，利用ISE仿真环境，verilog编程实现。
2013-12-20 16:01:01
下载 108
查看 1,055
www.eeworm.com
串并转换功能，采用VERILOG语言编写，包括测试文件，与大家分享，供大家参考
2017-05-25 10:12:02
下载 103
查看 1,067
www.eeworm.com
北航夏宇闻ppt讲稿，包括复杂数字系统设计方法，及Verilog语法讲解
2017-07-24 00:05:01
下载 179
查看 1,073
www.eeworm.com
自己写一个关于维mesh结构的noc网络，verilog，仿真结果无误。
2014-08-21 12:15:02
下载 58
查看 1,049
www.eeworm.com
基于verilog下，用modelsim进行仿真的简易电子表设计。可综合，已检测。
2023-01-09 10:00:02
下载 1
查看 4,836
www.eeworm.com
完成基本的以太网通信，verilog语言实现，适合基础学习者借鉴。
2023-03-25 16:00:03
下载 5
查看 1,869