找到约 5,063 条结果
www.eeworm.com
集成编码与解码功能的曼彻斯特编解码Verilog实现，适用于通信系统设计，代码结构清晰，可直接用于实际项目开发。
2026-02-09 20:00:01
下载 2
查看 32
www.eeworm.com
学了模电数电基本知识后，这些知识在实际硬件产品设计中是如何应用，实际硬件产品电路又是什么样的呢？
2022-11-10 14:30:02
下载 8
查看 432
www.eeworm.com
这是一个IIC的接口程序，是夏宇闻编的书《verilog 数字系统设计教程》的IIC的源码，很通俗易懂
2013-12-23 04:15:03
下载 69
查看 1,091
www.eeworm.com
在Altera芯片2C35F672平台上的FFT程序，采用DSPBuilder5.0，生成Verilog文件。开发环境：QuartusII5.0。
2013-12-21 04:48:06
下载 46
查看 1,057
www.eeworm.com
用FPGA来控制2*16LCD的程序，采用VHDL语言来编写，并且我把他转换为verilog语言，有意者请联系；
2014-01-08 20:51:01
下载 130
查看 1,087
www.eeworm.com
简易数字频率计，用Verilog HDL编写的，基于Quartus II实现，结构清晰，功能较为全面，能满足简单的频率测量要求
2013-12-08 17:21:02
下载 198
查看 1,092
www.eeworm.com
verilog描述
2016-04-14 20:33:02
下载 138
查看 1,050
www.eeworm.com
ALTERA的DE2平台VGA接口应用，由KEY0－KEY3控制上下左右，使屏幕上光标移动，由Verilog描述。
2013-12-20 06:12:06
下载 198
查看 1,162
www.eeworm.com
Synopsys 公司的DW8051源代码，用verilog编写的，代码很完整，可以仿真，对采用8051核做嵌入式的人很有帮助
2014-01-16 18:11:12
下载 159
查看 1,143
www.eeworm.com
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->VerilogHDL数字系统设计及其应用(.pdf
2023-06-01 17:00:07
下载 5
查看 3,803
www.eeworm.com
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->VHDL语言的层次化设计.ppt
2024-06-19 02:20:01
下载 2
查看 1,071
www.eeworm.com
FPGA分频计数实验源码.这个实验可以说是verilog入门最最基础的实验了，我们不做太多的理论分析，实践是硬道理。
2024-11-22 10:20:02
下载 6
查看 8,599
www.eeworm.com
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->数字电路的VHDL设计.pdf
2024-12-06 08:50:01
下载 5
查看 4,975
www.eeworm.com
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->通用存储器VHDL.zip
2025-01-15 15:40:02
下载 6
查看 8,318
www.eeworm.com
介绍了一些基础的fpga的例子，主要利用verilog hdl 进行编写 ，对初学者有一定的利用价值
2025-03-06 18:10:01
下载 9
查看 1,422
www.eeworm.com
基于fpga的多功能数字钟，时分秒显示，整点报时，可设置时间段不报时，开发平台quartus ii，语言是verilog
2025-05-15 17:00:01
下载 8
查看 9,650
www.eeworm.com
一个简单的FPGA Verilog 分频器，内有详细的注释，对中文初学者很有益啊！希望能对大家有帮助！
2025-05-31 19:00:02
下载 4
查看 1,191
www.eeworm.com
FPGA中实现基于查找表方式（LUT）的DDS实现，可用在数字下变频和COSTAS锁相环中，Verilog编写，本人已经调通
2013-12-09 22:17:07
下载 136
查看 1,108
www.eeworm.com
60秒秒表设计，可暂停和分段计数等，所有功能是利用verilog HDL来描述，最后下载到CPLD/FPGA才能运行。
2017-06-08 20:54:01
下载 109
查看 1,558
www.eeworm.com
该模块是基于FPGA中Verilog语言开发，运用DDS原理，设计的频率和相位任意可调的正弦波发生器模块。
2022-10-13 20:30:02
下载 10
查看 3,536