找到约 1,190 条结果
www.eeworm.com
FIFO FPGA
异步FIFO是一种先进先出的电路，使用在需要产时数据接口的部分，用来存储、缓冲在两个异步时钟之间的数据传输。在异步电路中，由于时钟之间周期和相位完全独立，因而数据的丢失概率不为零。
www.eeworm.com
fifo堆栈
VHDL Test Bench created by HDL Bencher 1.02
-- Mon Feb 05 11:59:49 2001
LIBRARY ieee;
USE ieee.std_logic_1164.all;
USE ieee.std_logic_unsigned.all;
LIBRARY UNISIM;
www.eeworm.com
FPGA内设计同步FIFO和异步FIFO
FPGA内设计同步FIFO和异步FIFO
www.eeworm.com
FIFO设计的参考文档 Project name : Fifo -- Project description : Fifo controller Unit 工程名 : FIF
FIFO设计的参考文档
Project name : Fifo
-- Project description : Fifo controller Unit
工程名 : FIFO.VHD
www.eeworm.com
FIFO电路(first in
FIFO电路(first in，first out)，内部藏有１６ｂｉｔ×１６ｗｏｒｄ的Dual port RAM，依次读出已经写入的数据。因为不存在Address输入，所以请自行设计内藏的读写指针。