找到约 10,000 条结果
www.eeworm.com
fifo堆栈
VHDL Test Bench created by HDL Bencher 1.02
-- Mon Feb 05 11:59:49 2001
LIBRARY ieee;
USE ieee.std_logic_1164.all;
USE ieee.std_logic_unsigned.all;
LIBRARY UNISIM;
www.eeworm.com
FPGA内设计同步FIFO和异步FIFO
FPGA内设计同步FIFO和异步FIFO
www.eeworm.com
FIFO设计的参考文档 Project name : Fifo -- Project description : Fifo controller Unit 工程名 : FIF
FIFO设计的参考文档
Project name : Fifo
-- Project description : Fifo controller Unit
工程名 : FIFO.VHD
www.eeworm.com
FIFO电路(first in
FIFO电路(first in，first out)，内部藏有１６ｂｉｔ×１６ｗｏｒｄ的Dual port RAM，依次读出已经写入的数据。因为不存在Address输入，所以请自行设计内藏的读写指针。
www.eeworm.com
异步FIFO结构
设计一个FIFO是ASIC设计者遇到的最普遍的问题之一。本文着重介绍怎样设计FIFO——这是一个看似简单却很复杂的任务。
一开始，要注意，FIFO通常用于时钟域的过渡，是双时钟设计。换句话说，设
一开始，要注意，FIFO通常用于时钟域的过渡，是双时钟设计。换句话说，设
www.eeworm.com
FPGA_FIFO
基于FPGA的非对称同步FIFO设计
基于FPGA的非对称同步FIFO设计-FPGA-based design of non-symmetric synchronous FIFO