找到约 4,391 条结果
www.eeworm.com
现在许多嵌入式处理器也是从早期的PC 机的
应用发展演化过来的，如早期PC 诸如TRS-80、Apple II 和所用的Z80 和6502 处理器，至今
仍为低端的嵌入式应用。
2013-07-15 22:00:01
下载 96
查看 1,144
www.eeworm.com
Dim yy As New hgbguanlimokuai
再在任一事件下引用YY里的函数过程
i = yy.chongqi() 本过程执行重启动计算机,无返回值
ii
2013-12-19 17:25:21
下载 76
查看 1,083
www.eeworm.com
Alphanumeric Report
第二十一章、流场函数定义
第二十二章、并行处理
第二十三章、自定义函数
第二十四章、参考向导
第二十五章、索引（Bibliograph
第二十六章、命令索引
II
2013-12-18 00:29:04
下载 198
查看 1,086
www.eeworm.com
现在许多嵌入式处理器也是从早期的PC 机的
应用发展演化过来的，如早期PC 诸如TRS-80、Apple II 和所用的Z80 和6502 处理器，至今
仍为低端的嵌入式应用。
2024-04-17 10:30:01
下载 2
查看 2,345
www.eeworm.com
本文从直接序列扩频接收机的整体设计入手，提出了FPGA实现方案并建立了基于Altera Cyclone II EP2C20Q240C8N FPGA的软件无线电系统，对工程实践有一定的指导意义。
2023-09-27 10:20:02
下载 5
查看 7,352
www.eeworm.com
整个设计及各个模块都在Altera公司的开发环境QuartusⅡ以及第三方仿真软件Modelsim上进行了仿真及逻辑综合。
2013-04-24 16:38:21
下载 51
查看 1,237
www.eeworm.com
所设计的VHDL代码经QuartusⅡ综合、布局布线、管脚分配后，在FPGA内部可以达到104.46Mhz的电路工作速度，FPGA与硬盘之间采用ATA接口的UltraDMA模式2传输方式，可以达到33.3MByte
2013-08-05 04:30:02
下载 176
查看 1,164
www.eeworm.com
整体设计及其各个模块都在ALTERA公司的EDA 工具Quartus Ⅱ和Modelsim SE平台上进行了逻辑综合及功能时序仿真，综合与仿真的结果表明，基于FPGA的模糊控制器芯片消耗较少的硬件资源，
2013-04-24 16:38:38
下载 200
查看 1,116
www.eeworm.com
本设计中，FPGA芯片的设计
和与控制芯片的接口设计是一个难点，本文利用Altera的设计工具Quartus IⅡ
并结合Verilog-HDL
2022-08-10 21:00:02
下载 4
查看 4,436
www.eeworm.com
整个设计及各个模块都在Altera公司的开发环境QuartusⅡ以及第三方仿真软件Modelsim上进行了仿真及逻辑综合。
2023-06-27 16:40:30
下载 4
查看 5,992
www.eeworm.com
最后，运用Verilog HDL编程语言在QUARTUSⅡ软件平台上，完成了码率1/2的一类通用LDPC码编码器和基于BP based算法的并行译码的译码器的硬件设计，并利用Signal TapⅡ在电路板上得到了验证
2023-09-30 04:30:01
下载 5
查看 6,383
www.eeworm.com
本文中的主控制器采用Verilog HDL作为硬件描述语言，系统在Quartus Ⅱ 6.0，Modelsim SE 6.0软件平台下开发，采用FPGA可编程芯片，让整个系统拥有了较大的灵活性，不仅提高了数字接口的转换速度
2023-10-02 02:40:01
下载 1
查看 6,174
www.eeworm.com
并在Altera QuartusⅡ 6.0集成开发环境下，采用Verilog HDL语言和调用Altera IP Core单元加以实现。 此外，为验证方案的可行性，本课题从软、硬件两方面对其进行测试。
2023-10-03 08:30:01
下载 1
查看 8,397
www.eeworm.com
所设计的VHDL代码经QuartusⅡ综合、布局布线、管脚分配后，在FPGA内部可以达到104.46Mhz的电路工作速度，FPGA与硬盘之间采用ATA接口的UltraDMA模式2传输方式，可以达到33.3MByte
2023-10-31 19:10:01
下载 4
查看 4,649
www.eeworm.com
ASIC的不同,论述采用FPGA原型技术验证芯片设计的必要性,优势和局限.通过对ASIC设计流程的研究,论文提出一种快速、高效的将ASIC设计转化为FPGA设计的流程,并且介绍实现此流程的相关EDA工具(Quartus
2024-01-23 06:40:02
下载 1
查看 1,757
www.eeworm.com
并在Altera QuartusⅡ 6.0集成开发环境下，采用Verilog HDL语言和调用Altera IP Core单元加以实现。 此外，为验证方案的可行性，本课题从软、硬件两方面对其进行测试。
2024-03-30 19:00:01
下载 1
查看 1,730
www.eeworm.com
本文中的主控制器采用Verilog HDL作为硬件描述语言，系统在Quartus Ⅱ 6.0，Modelsim SE 6.0软件平台下开发，采用FPGA可编程芯片，让整个系统拥有了较大的灵活性，不仅提高了数字接口的转换速度
2024-04-02 23:20:01
下载 10
查看 119
www.eeworm.com
整体设计及其各个模块都在ALTERA公司的EDA 工具Quartus Ⅱ和Modelsim SE平台上进行了逻辑综合及功能时序仿真，综合与仿真的结果表明，基于FPGA的模糊控制器芯片消耗较少的硬件资源，
2024-04-08 19:40:01
下载 9
查看 8,395
www.eeworm.com
利用开发工具ModelSim6.2和QuartusⅡ7.2，并结合硬件描述语言Verilog，以EP2S60F1020C3开发板为目标器件完成了DDS设计的开发、仿真、综合及在线逻辑调试与分析。
2024-07-04 03:30:02
下载 2
查看 3,788
www.eeworm.com
经过训练分类器、定点化、以及硬件加速等方法后，能够使人脸检测系统在基于Xilinx的Virtex II Pro开发板上平台上，达到实时的检测效果。本文工作和成果可以具体描述如下： 1.
2013-07-01 22:20:01
下载 129
查看 1,206