找到约 4,043 条结果
www.eeworm.com
本文在深入研究MIL-STD-1553B总线传输协议以及国外协议芯片设计方法的基础上，结合目前较流行的EDA技术，基于Xilinx公司Virtex-II系列FPGA完成了1553B总线接口协议设计实现，
2013-08-03 23:50:01
下载 110
查看 1,134
www.eeworm.com
为了适应复杂设计的需要，Xilinx的FPGA中集成的专用时钟资源与数字延迟锁相环(DLL)的数目不断增加，最新的 Virtex II器件最多可以提供16个全局时钟输入端口和8个数字时钟管理模块(DCM
2014-01-01 16:46:08
下载 44
查看 1,227
www.eeworm.com
为了适应复杂设计的需要，Xilinx的FPGA中集成的专用时钟资源与数字延迟锁相环(DLL)的数目不断增加，最新的 Virtex II器件最多可以提供16个全局时钟输入端口和8个数字时钟管理模块(DCM
2013-11-20 12:12:01
下载 98
查看 1,109
www.eeworm.com
在一些场合无负压也是可以的）
1类短路
>桥臂直通
>短路回路中电感较小，电流的上升速度极快
>容易通过检测Vce（sat）实现保护
II
2022-06-21 18:50:02
下载 4
查看 9,442
www.eeworm.com
如用于视频信号采样的高速A／D器件．II。C5540，采样速度达40 MHz，采样周期是
0．025 ps，远远小于一条单片机的指令周期。因此单片机对于此类高速的A／D器件完全无从控制。
2022-09-04 21:30:02
下载 10
查看 5,371
www.eeworm.com
本文在深入研究MIL-STD-1553B总线传输协议以及国外协议芯片设计方法的基础上，结合目前较流行的EDA技术，基于Xilinx公司Virtex-II系列FPGA完成了1553B总线接口协议设计实现，
2023-06-13 06:40:31
下载 7
查看 3,484
www.eeworm.com
的同步数字复接系统的设计方法，详细介绍了同步数字复接器和同步数字分接器各组成模块的设计过程及具体功能，并阐述其设计思想，重点分析了数字分接模块中帧同步电路和锁相环提取位同步电路的实现方法，给出了在Quartus II
2023-10-01 08:30:01
下载 10
查看 3,653
www.eeworm.com
本文在深入研究MIL-STD-1553B总线传输协议以及国外协议芯片设计方法的基础上，结合目前较流行的EDA技术，基于Xilinx公司Virtex-II系列FPGA完成了1553B总线接口协议设计实现，
2023-10-02 10:20:02
下载 1
查看 975
www.eeworm.com
之后是系统的软件设计与开发调试过程，主要是ARM软件的设计过程，包括了工程与任务的创建、μC/OS-II 操作系统的移植和各功能模块的设计等。最后是全文的工作总结与展望。
2023-11-15 16:40:01
下载 9
查看 3,911
www.eeworm.com
的同步数字复接系统的设计方法，详细介绍了同步数字复接器和同步数字分接器各组成模块的设计过程及具体功能，并阐述其设计思想，重点分析了数字分接模块中帧同步电路和锁相环提取位同步电路的实现方法，给出了在Quartus II
2024-04-07 18:40:01
下载 5
查看 1,034
www.eeworm.com
在S3C44B0X依植的多任务UCOD-II操作系统的范例源程序。.
7. 介绍了ZigBee技术的概念.
8. 介绍了ZigBee技术的基本知识.
9.
2015-04-24 09:50:56
下载 58
查看 1,834
www.eeworm.com
一些关于Nios II学习的好资料.
29. 文档中给出了使用VHDL编写的频率的精确测量方法的代码,同时还有cPLD与e2rom等的接口代码.
2015-04-24 09:50:57
下载 66
查看 6,555
www.eeworm.com
在nios II DE2开发板上开发的实时时钟.
2. 绝对好用的M64-SD卡MP3程序.
3. 实现各种算数逻辑运算
根据输入的指令不同.
4. 温度测控完整开发档案。
2015-04-24 09:50:57
下载 14
查看 2,743
www.eeworm.com
如图1所示，我们采用上述分割方法，而且信号线跨越了两个地之间的间隙，信号电流的返回路径是什么呢？
2013-10-23 18:28:01
下载 165
查看 1,095
www.eeworm.com
如图1所示，我们采用上述分割方法，而且信号线跨越了两个地之间的间隙，信号电流的返回路径是什么呢？
2013-10-19 12:56:01
下载 70
查看 1,068
www.eeworm.com
C语言中，修饰符volatile含义是什么？其应用场合有哪些？
2022-08-29 03:30:02
下载 1
查看 9,045
www.eeworm.com
讨论了硬件设计方面重点对具体核心器件结构、特点以及有关FPGA的设计流程和控制器Verilog HDL硬件编程语言代码方面内容，确定了基于FPGA浮点运算及矩阵运算单元的Verilog HDL设计方法，在Quartus II
2013-07-07 09:10:01
下载 90
查看 1,411
www.eeworm.com
并结合以太网控制芯片RTL8019AS、Flash SST39VF160和SRAM IS61LV25616AL设计的A/D转换模块和以太网接口模块，它构建了数据采集和传输的硬件基础；此外，论文还完成了μC/OS-II
2013-06-15 11:10:01
下载 160
查看 1,139
www.eeworm.com
最后，对所设计的包头分类匹配模块在Quartus II进行仿真评估，将实验结果与已有的一些分类算法进行了比较。结果说明，本设计在匹配速度和更新速度上有优势，但消耗了较多的存储空间．
2013-07-17 13:20:01
下载 65
查看 1,149
www.eeworm.com
Rocket I/O; Aurora 协议
为促使FPGA 芯片与串行传输技术更好地结合以满足市场需求, Xilinx 公司适时推出了内嵌高速串行收发器RocketI/O 的Virtex II
2013-11-06 14:56:01
下载 108
查看 1,154