找到约 3,566 条结果
www.eeworm.com
如果产品单一，也许感觉不到不使用分离思想来设计驱动的危害，但是我们想一下，这个世上被人们称道的多是什么？精品，艺术品！精品如何打造？注重细节，不只考虑单一需求！
2023-08-30 01:30:01
下载 1
查看 8,584
www.eeworm.com
本文详细阐述了多通道综合工频电场环境的监测分析方法，电场强度和温湿度的测量方法，基于VHDL和Quartus II的一系列接口电路以及通用异步收发器的设计，基于VC++/MSComm控件的上位机串口人机界面的设计以及场强仪的校准和使用方法
2023-10-01 23:10:01
下载 2
查看 1,629
www.eeworm.com
NIOS_II.
2. 复杂模型机的设计与实现 组成原理的课程设计.
3. 北京理工大学嵌入式系统的课件.
4. 一個自己寫的簡單員工管理系統.
2015-04-24 09:51:00
下载 95
查看 4,253
www.eeworm.com
之后是系统的软件设计与开发调试过程，主要是ARM软件的设计过程，包括了工程与任务的创建、μC/OS-II 操作系统的移植和各功能模块的设计等。最后是全文的工作总结与展望。
2013-07-24 05:40:01
下载 76
查看 1,167
www.eeworm.com
本文在深入研究MIL-STD-1553B总线传输协议以及国外协议芯片设计方法的基础上，结合目前较流行的EDA技术，基于Xilinx公司Virtex-II系列FPGA完成了1553B总线接口协议设计实现，
2013-08-03 23:50:01
下载 110
查看 1,134
www.eeworm.com
为了适应复杂设计的需要，Xilinx的FPGA中集成的专用时钟资源与数字延迟锁相环(DLL)的数目不断增加，最新的 Virtex II器件最多可以提供16个全局时钟输入端口和8个数字时钟管理模块(DCM
2014-01-01 16:46:08
下载 44
查看 1,227
www.eeworm.com
为了适应复杂设计的需要，Xilinx的FPGA中集成的专用时钟资源与数字延迟锁相环(DLL)的数目不断增加，最新的 Virtex II器件最多可以提供16个全局时钟输入端口和8个数字时钟管理模块(DCM
2013-11-20 12:12:01
下载 98
查看 1,109
www.eeworm.com
在一些场合无负压也是可以的）
1类短路
>桥臂直通
>短路回路中电感较小，电流的上升速度极快
>容易通过检测Vce（sat）实现保护
II
2022-06-21 18:50:02
下载 4
查看 9,442
www.eeworm.com
如用于视频信号采样的高速A／D器件．II。C5540，采样速度达40 MHz，采样周期是
0．025 ps，远远小于一条单片机的指令周期。因此单片机对于此类高速的A／D器件完全无从控制。
2022-09-04 21:30:02
下载 10
查看 5,371
www.eeworm.com
本文在深入研究MIL-STD-1553B总线传输协议以及国外协议芯片设计方法的基础上，结合目前较流行的EDA技术，基于Xilinx公司Virtex-II系列FPGA完成了1553B总线接口协议设计实现，
2023-06-13 06:40:31
下载 7
查看 3,484
www.eeworm.com
的同步数字复接系统的设计方法，详细介绍了同步数字复接器和同步数字分接器各组成模块的设计过程及具体功能，并阐述其设计思想，重点分析了数字分接模块中帧同步电路和锁相环提取位同步电路的实现方法，给出了在Quartus II
2023-10-01 08:30:01
下载 10
查看 3,653
www.eeworm.com
本文在深入研究MIL-STD-1553B总线传输协议以及国外协议芯片设计方法的基础上，结合目前较流行的EDA技术，基于Xilinx公司Virtex-II系列FPGA完成了1553B总线接口协议设计实现，
2023-10-02 10:20:02
下载 1
查看 975
www.eeworm.com
之后是系统的软件设计与开发调试过程，主要是ARM软件的设计过程，包括了工程与任务的创建、μC/OS-II 操作系统的移植和各功能模块的设计等。最后是全文的工作总结与展望。
2023-11-15 16:40:01
下载 9
查看 3,911
www.eeworm.com
的同步数字复接系统的设计方法，详细介绍了同步数字复接器和同步数字分接器各组成模块的设计过程及具体功能，并阐述其设计思想，重点分析了数字分接模块中帧同步电路和锁相环提取位同步电路的实现方法，给出了在Quartus II
2024-04-07 18:40:01
下载 5
查看 1,034
www.eeworm.com
最后介绍了硬件调试和FPGA程序验证结果.详细说明了以Modelsim为平台的前端功能仿真和后端时序仿真,以及以SignalTapⅡ为平台,程序下载到FPGA中进行的实时验证.结果表明整个图像采集系统基本达到了系统设计中所给出的性能指标
2013-04-24 16:38:36
下载 163
查看 1,129
www.eeworm.com
论文中使用QUARTUS软件嵌入的逻辑分析仪SignalTap对FPGA设计的模块进行了硬件调试，给出了调试的时序图和调试结果，经测试分析该采集卡满足“三维粒子图像测速系统”的要求，达到了预期目标。
2013-04-24 16:38:37
下载 81
查看 1,108
www.eeworm.com
最后介绍了硬件调试和FPGA程序验证结果.详细说明了以Modelsim为平台的前端功能仿真和后端时序仿真,以及以SignalTapⅡ为平台,程序下载到FPGA中进行的实时验证.结果表明整个图像采集系统基本达到了系统设计中所给出的性能指标
2023-06-12 13:40:21
下载 7
查看 6,309
www.eeworm.com
论文中使用QUARTUS软件嵌入的逻辑分析仪SignalTap对FPGA设计的模块进行了硬件调试，给出了调试的时序图和调试结果，经测试分析该采集卡满足“三维粒子图像测速系统”的要求，达到了预期目标。
2023-10-02 23:30:01
下载 3
查看 618
www.eeworm.com
最后介绍了硬件调试和FPGA程序验证结果.详细说明了以Modelsim为平台的前端功能仿真和后端时序仿真,以及以SignalTapⅡ为平台,程序下载到FPGA中进行的实时验证.结果表明整个图像采集系统基本达到了系统设计中所给出的性能指标
2023-10-09 16:00:02
下载 6
查看 4,239
www.eeworm.com
论文中使用QUARTUS软件嵌入的逻辑分析仪SignalTap对FPGA设计的模块进行了硬件调试，给出了调试的时序图和调试结果，经测试分析该采集卡满足“三维粒子图像测速系统”的要求，达到了预期目标。
2024-03-21 11:00:01
下载 5
查看 8,651