找到约 2,991 条结果
www.eeworm.com
视频压缩采用LZW无损压缩算法，用Verilog语言设计了压缩模块和解压缩模块，利用Xilinx公司的IP核生成工具Core Generator生成FIFO来缓存压缩/解压缩单元的输入输出数据，光纤线路码采用
2013-06-27 10:20:01
下载 155
查看 1,164
www.eeworm.com
最后，采用异步FIFO技术，设计了高速采样自适应滤波系统，完成了对双通道AD器件AD9238与自适应滤波器的高速匹配控制，在QuartusⅡ上进行了仿真，给出了系统硬件实现的原理框图，并将采样滤波控制器与异步
2013-06-01 18:30:01
下载 142
查看 1,126
www.eeworm.com
我们设计实现了片内高速异步FIFO 以降低采样率，仿真结果表明资源使用合理且访问时间很小。正交检波方法既能给出灰度超声成像所需要的回波的幅值信息，也能给出多普勒超声成像所需要的回波的相移信息。
2013-06-18 05:00:02
下载 131
查看 1,096
www.eeworm.com
视频压缩采用LZW无损压缩算法，用Verilog语言设计了压缩模块和解压缩模块，利用Xilinx公司的IP核生成工具Core Generator生成FIFO来缓存压缩/解压缩单元的输入输出数据，光纤线路码采用
2013-04-24 16:38:37
下载 95
查看 1,134
www.eeworm.com
我们设计实现了片内高速异步FIFO 以降低采样率，仿真结果表明资源使用合理且访问时间很小。正交检波方法既能给出灰度超声成像所需要的回波的幅值信息，也能给出多普勒超声成像所需要的回波的相移信息。
2013-05-30 20:50:01
下载 59
查看 1,064
www.eeworm.com
摘要：本文介绍了一个基于ARM的线性CCD高速采集系统，系统中选择了高速线性CCD和高速ADC，因为ADC的采祥速度相对ARM的工作时钟频率较慢，所以使用CPLD和FIFO作为A/D和ARM之间的
2022-06-23 06:40:02
下载 10
查看 4,099
www.eeworm.com
视频压缩采用LZW无损压缩算法，用Verilog语言设计了压缩模块和解压缩模块，利用Xilinx公司的IP核生成工具Core Generator生成FIFO来缓存压缩/解压缩单元的输入输出数据，光纤线路码采用
2023-06-10 12:20:04
下载 1
查看 8,654
www.eeworm.com
视频压缩采用LZW无损压缩算法，用Verilog语言设计了压缩模块和解压缩模块，利用Xilinx公司的IP核生成工具Core Generator生成FIFO来缓存压缩/解压缩单元的输入输出数据，光纤线路码采用
2023-06-27 00:40:02
下载 9
查看 6,339
www.eeworm.com
方案利用FPGA的FIFO核(FIFOCore)资源不仅顺利解决了MT9M112和USB因工作频率不同而产生的速率匹配问题，而且将8位图像数据转换为16位，大大加快了数据的传输速率，使PC机得到的数据更加流畅
2023-06-27 06:30:17
下载 10
查看 6,892
www.eeworm.com
传输和UDMA传输三种ATA协议主要传输模式所必须遵循的时序要求，并概括了IDE控制器设计的要点和难点；第二：论文设计了IDE控制器的总体功能框架，将IDE控制器从功能上分为寄存器部分、顶层控制模块、异步FIFO
2023-09-26 02:50:01
下载 3
查看 4,996
www.eeworm.com
上定制了GPIO（通用输入/输出）模块以及UART模块，将算术编码硬件代码与MicroBlaze软核捆绑成平台，对整个平台进行一些参数设置后下板测试与验证，通过GPIO模块发送测试数据以及接收编码模块产生在FIFO
2023-09-26 16:50:01
下载 9
查看 3,493
www.eeworm.com
该系统采用Altera公司的FPGA芯片作为中央处理器，由图像采集模块、异步FIFO模块、图像帧存储控制模块、图像低级处理模块、通信接口模块和FPGA配置电路组成。
2023-10-05 03:10:01
下载 4
查看 524
www.eeworm.com
系统FPGA部分的SDRAM控制器出色完成了FPGA内存的管理；编解码控制器用于编解码芯片的配置；视频预处理模块实现帧差算法用于自动获取目标模板；PS／2控制器实现了鼠标的驱动；FIFO控制器合理解决了模块间时钟带宽的不匹配问题
2023-10-12 10:40:02
下载 4
查看 7,591
www.eeworm.com
最后，采用异步FIFO技术，设计了高速采样自适应滤波系统，完成了对双通道AD器件AD9238与自适应滤波器的高速匹配控制，在QuartusⅡ上进行了仿真，给出了系统硬件实现的原理框图，并将采样滤波控制器与异步
2023-10-31 11:20:01
下载 3
查看 6,198
www.eeworm.com
我们设计实现了片内高速异步FIFO 以降低采样率，仿真结果表明资源使用合理且访问时间很小。正交检波方法既能给出灰度超声成像所需要的回波的幅值信息，也能给出多普勒超声成像所需要的回波的相移信息。
2023-11-02 04:10:01
下载 8
查看 694
www.eeworm.com
该系统采用Altera公司的FPGA芯片作为中央处理器，由图像采集模块、异步FIFO模块、图像帧存储控制模块、图像低级处理模块、通信接口模块和FPGA配置电路组成。
2024-03-05 03:40:01
下载 9
查看 2,102
www.eeworm.com
我们设计实现了片内高速异步FIFO 以降低采样率，仿真结果表明资源使用合理且访问时间很小。正交检波方法既能给出灰度超声成像所需要的回波的幅值信息，也能给出多普勒超声成像所需要的回波的相移信息。
2024-05-10 14:10:01
下载 4
查看 1,874
www.eeworm.com
presents a photovoltaic grid-connected generation simulator which is based on TMS320F2812 DSP, with a DC
2021-11-02 20:30:01
下载 5
查看 4,831
www.eeworm.com
芯片内部自带丰富的Block RAM资源；
10CL006YU256C8G芯片逻辑单元数为6K LE；
QM_Cyclone10_10CL006开发板板载MP2359高效率DC
2022-05-11 19:30:01
下载 10
查看 2,302
www.eeworm.com
首先，请您大致讲一下4引脚封装具体是怎样的封装，采用这种封装的背景和目的是什么。首先，采用4引脚封装是为了改善SiCMOSFET的开关损耗。
2021-11-07 21:30:01
下载 1
查看 5,759