该文档是Cadence公司的Allegro软件自带的Skill编程文档，本文档在源文档的基础上增加了详细的目录结构和一些注解说明。

约束管理器是一个交叉的平台，以工作簿和工作表的形式在Cadence PCB设计流程中用于管理所有工具的高速电子约束。约束管理器让你定义、查看和校验从原理图到分析到PCB设计实现的设计流程中每一步的约束。可以使用约束管理器和SigXplorer Expert开发电路的拓扑并得出电子约束，可以包含定制约束、定制测量和定制激励。

本培训教材描述的主要是怎样在约束管理器中提取约束，并且约

本文主要是以信号完整性理论（包括传输线理论）和电源完整性理论为基础，对“1.0GSPS高速解调电路板”进行分析、设计与仿真。首先在对传输线理论进行介绍的基础上，详细的分析了反射与串扰产生的原理，对数字系统的时序分析进行了阐述，并介绍了差分传输方式。然后对电源完整性理论进行阐述，引入了电源阻抗的概念，结合对电容参数的分析阐述了其对阻抗控制的作用。最后，结合“基于FPGA的2.0G高速解调电路板

Allegro16.6约束规则设置详解.             

一个元件封装的制作过程如下图所示。简单来说，首先用户需要制作自己的焊盘库Pads，包括普通焊盘形状Shape Symbol和花焊盘形状Flash Symbol；然后根据元件的引脚Pins选择合适的焊盘；接着选择合适的位置放置焊盘，再放置封装各层的外形（如Assembly_Top、silkscreen Top、Place Bound Top等），添加各层的标示符Labels，还可以设定元件的高

一个PDF就可以学会ALLEGRO。讲解详细。讲解全面。

一．Allegro editor的选用：     上图为Allegro 16.2开始时的各Product的选择窗口，由于选择不同的Product，其界面的选项也不同，考虑到使用习惯及实际所需要的功能