找到约 5,359 条结果
www.eeworm.com
1553B编解码程序，Verilog描述.rar
1553B编解码程序，Verilog描述.rar 1553B编解码程序，Verilog描述.rar
www.eeworm.com
FPGA篮球计分计时器_QuartusII_verilog
功能：计分员通过按键为两支队伍计分，每支队伍个对应一个按键，积分按键每按下一次对应队伍积分增加1（两分和三分需要按下两次和三次），数码管显示本节剩余时间和24s倒计时，分别对应一个按键来重置本节剩余时间和24s倒计时。
使用说明：k1 k2分别是增加两队的分数 K3：重置单节时间 k4：重置24秒违例时间，reset是复位
验证：经过睿智
www.eeworm.com
FPGA宝贵实战经验及Verilog编程规范
FPGA宝贵实战经验及Verilog编程规范
要将设计思路，详细实现等写入文档，然后经过严格评审通过后才能进行下一步的工作。
www.eeworm.com
基于FPGA的viterbi译码设计及Verilog代码
viterbi译码算法是一种卷积码的解码算法。优点不说了。缺点就是随着约束长度的增加算法的复杂度增加很快。约束长度N为7时要比较的路径就有64条，为8时路径变为128条。 (2
www.eeworm.com
基于verilog语言的交通灯的设计
当交通灯处于无人自动控制工作状态时，若方向1绿灯亮，则发方向2红灯亮；计数55s后，方向1的绿灯熄灭、黄灯亮；再计数5s后，方向1的黄灯熄灭、红灯亮，同时方向2的绿灯亮；然后方向2重复方向1的过程，这样就实现了无人自动控制交通灯。有关控制的定时使用倒计时的方式，计时过程用数码管显示出来。