找到约 5,063 条结果
www.eeworm.com
通过Verilog例子了解FPGA原型设计（书和源码）
通过Verilog例子了解FPGA原型设计（书和源码）
www.eeworm.com
基于Verilog HDL设计的多功能数字钟
本文利用Verilog HDL 语言自顶向下的设计方法设计多功能数字钟，突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点，并通过Altera QuartusⅡ 4.1 和ModelSim
www.eeworm.com
verilog硬件实现的类涂鸦跳跃的小游戏
一个类似涂鸦跳跃的小游戏，开发调试所用的板子为spartan-6。压缩包内有全部.v源代码文件，4个coe文件（用以制作4个rom），1个说明文件。使用需将板子链接vga及ps/2键盘（开发时用的是usb接口的键盘）。
www.eeworm.com
Verilog编写的EPROM串行数据的读取模块
这份详尽的Verilog代码示例，专注于EPROM串行数据读取模块的设计与实现。通过深入解析EPROM的工作原理及数据传输机制，为工程师们提供了从理论到实践的一站通解决方案。
www.eeworm.com
可维护可移植的Verilog工程设计技巧
从基础语法到工程实践，循序渐进讲解如何编写可维护、可移植的Verilog代码。掌握模块化设计、命名规范与代码结构优化技巧，提升开发效率与协作能力。
www.eeworm.com
使用fpga设置的信号发生器verilog代码
帮助开发者快速上手FPGA信号生成，通过Verilog实现AM与FM调制功能，掌握数字信号处理核心逻辑，提升硬件设计实战能力。
www.eeworm.com
特权《Verilog边码边学》视频教程全集
01 001 Vivado下载与安装.flv
02 002 Notepad++安装与设置.flv
03 003 Modelsim安装配置与库编译.flv
04 004 Modelsim自动仿真环境搭建.flv
05 101 组合逻辑与时序逻辑.flv
06 102 分频计数器设计.flv
07 103 使能时钟设计.flv
08 104 基于Xilinx BUFGCE原语的门控时钟设计.flv
0
www.eeworm.com
arm9_fpga2_verilog是一个可以综合的用verilog写的arm9的ip软核
arm9_fpga2_verilog是一个可以综合的用verilog写的arm9的ip软核，对学习arm和FPGA开发有帮助。
www.eeworm.com
arm9_fpga2_verilog是一个可以综合的用verilog写的arm9的ip软核
arm9_fpga2_verilog是一个可以综合的用verilog写的arm9的ip软核，对学习arm和FPGA开发有帮助。
www.eeworm.com
这是数据结构书上的代码,我自己写的,就是厦门大学用的那本,不是什么高手,大家一起讨论哦
这是数据结构书上的代码,我自己写的,就是厦门大学用的那本,不是什么高手,大家一起讨论哦
www.eeworm.com
一61 板是什么开发板有什么功能 二硬件框图及简要说明 三如何利用61 板进行开发 四学习向导
一61 板是什么开发板有什么功能
二硬件框图及简要说明
三如何利用61 板进行开发
四学习向导
www.eeworm.com
一61 板是什么开发板有什么功能 二硬件框图及简要说明 三如何利用61 板进行开发 四学习向导
一61 板是什么开发板有什么功能
二硬件框图及简要说明
三如何利用61 板进行开发
四学习向导
www.eeworm.com
发都通常都使用典型场景(scenarios)来理解一个系统的需要是什么和系统是怎样工作的。不幸的是
发都通常都使用典型场景(scenarios)来理解一个系统的需要是什么和系统是怎样工作的。不幸的是，尽管开发都已经这样做了，但它极少用有效的形式归档。