找到约 8,857 条结果
www.eeworm.com

ofdm的verilog程序 利用FPGA实现

ofdm的verilog程序 利用FPGA实现
2013-12-11 14:02:03 下载 70 查看 1,107
www.eeworm.com

cordic的verilog程序 用FPGA实现

cordic的verilog程序 用FPGA实现
2014-08-20 21:45:01 下载 118 查看 1,056
www.eeworm.com

verilog语言实现交通灯

verilog语言实现交通灯,farm road和highway的十字路口,若农场路上检测到车,高速路上交通灯由绿变黄变红,农场路交通灯变绿。农场路上绿灯时间有上限,而高速路上绿灯时间有下限。
2016-09-28 20:27:02 下载 136 查看 1,120
www.eeworm.com

Verilog 实现的电子时钟

Verilog 实现的电子时钟,给初学者一个模版,学习Verilog
2016-10-02 00:02:01 下载 168 查看 1,068
www.eeworm.com

Verilog语言编写的电话计费系统

Verilog语言编写的电话计费系统,这只是源代码,需要在quartusII等软件下运用
2014-01-10 14:22:02 下载 138 查看 1,127
www.eeworm.com

128Mb DDR verilog源程序

128Mb DDR verilog源程序
2016-10-12 10:22:02 下载 37 查看 1,062
www.eeworm.com

arm7内核的verilog代码

arm7内核的verilog代码,可以综合,虽有几条指令没有实现,但已实现的功能对理解arm体系结构已足够
2016-10-13 00:32:02 下载 197 查看 1,060
www.eeworm.com

周立功Verilog HDL黄金参考指南

周立功Verilog HDL黄金参考指南,学习VerriLog的东西。
2014-01-17 22:15:02 下载 126 查看 1,100
www.eeworm.com

verilog入门知识以及练习题

verilog入门知识以及练习题,硬件描述语言是硬件设计人员和电子设计自动化工具之间的界面其主要目的是用来编写设计文件建立电子系统行为级的仿真 模型
2016-10-26 10:15:02 下载 111 查看 1,074
www.eeworm.com

华为的FPGA和Verilog的教程

华为的FPGA和Verilog的教程,我相信对大家的用处是毋庸置疑的。
2013-12-05 06:40:02 下载 21 查看 1,122
www.eeworm.com

Verilog语言写的FPGA FIFO

Verilog语言写的FPGA FIFO,仅供参考。
2014-01-20 03:13:11 下载 27 查看 1,116
www.eeworm.com

SPI串行总线接口的Verilog实现

SPI串行总线接口的Verilog实现,详细讲解实现过程。
2014-12-08 21:35:02 下载 137 查看 1,083
www.eeworm.com

延迟线模块的verilog代码

延迟线模块的verilog代码,延迟线模块是数字电路设计常用的模块
2016-11-18 20:35:01 下载 172 查看 1,212
www.eeworm.com

通用异步FIFO设计的verilog代码

通用异步FIFO设计的verilog代码,来自于opencore
2016-11-18 20:36:02 下载 37 查看 1,078
www.eeworm.com

UART串口的传送verilog原程序

UART串口的传送verilog原程序,已经经过了编译仿真
2014-01-14 02:35:01 下载 32 查看 1,071
www.eeworm.com

PIC单片机的verilog实现

PIC单片机的verilog实现,不记得在哪里下载的。源文件中应该有的。
2013-12-13 18:14:01 下载 151 查看 1,055
www.eeworm.com

sdram 控制器的verilog 实现

sdram 控制器的verilog 实现,包括用户逻辑和控制器的设计
2013-12-12 04:44:02 下载 81 查看 1,066
www.eeworm.com

verilog的非常好的材料

verilog的非常好的材料,是verilogHDL编码风格的总结。
2013-12-18 01:22:09 下载 179 查看 1,024
www.eeworm.com

Verilog作业 :自己写的源码输入

Verilog作业 :自己写的源码输入,补码输出的,由状态机控制的四位加法器,为保证时序,加法器模块为超前近位加法器,包含测试台,通过 Modelsim 、Synplify仿真。
2014-01-21 06:56:01 下载 96 查看 1,064
www.eeworm.com

arm 7 verilog code used setup soc

arm 7 verilog code used setup soc
2016-12-17 00:24:02 下载 157 查看 1,099
‹ 上一页 1 ... 103 104 105 106 107 108 109 110 111 112 113 ... 443 下一页 ›