找到约 2,209 条结果
www.eeworm.com
所实现的并行Turbo编译码器在时钟频率为33MHz，帧长为1024比特，并行子译码器数和最大迭代次数均为4时，可支持8.2Mbps的编译码数掘吞吐量，而译码时延小于124us。
2013-04-24 16:38:36
下载 187
查看 1,144
www.eeworm.com
仿真与综合结果表明，系统时钟频率最高达到106.7MHz。该设计在完成功能的基础上，能够较好地满足实时性要求。论文对于研究基于FPGA的H.264视频压缩编码系统进行了有益的探索，具有一定的实用价值。
2013-07-21 20:50:01
下载 27
查看 1,132
www.eeworm.com
DDR：速率比SDRAM高的内存器，可达到800M，它在时钟触发沿的上、下沿都能进行 数据传输，所以即使在133MHz的总线频率下的带宽也能达到2.128GB/s。
2022-02-06 18:00:01
下载 43
查看 6,869
www.eeworm.com
style="margin: 10px auto; padding: 0px;">支持标准SDIOV3.0，并与SDIOv2.0主机接口向后兼容:SDIOV3.0（4位）-在SDR104模式下最高可达208MHz
2022-05-20 12:00:02
下载 79
查看 8,471
www.eeworm.com
white-space: normal; background-color: rgb(255, 255, 255);">2、红外测温传感器I2C通信居多，HC32L136K8TA-LQ64最高跑48MHz
2022-05-22 15:30:06
下载 8
查看 3,707
www.eeworm.com
其次，在了解PCI规范的前提下，深入地分析了PCI时序和地址配置空间等，设计了简化逻辑的状态机，并用VHDL硬件描述语言设计了程序，完成了简化逻辑的PCI接口设计在FPGA芯片内部的实现，达到了一33MHz
2023-06-12 04:00:04
下载 3
查看 9,820
www.eeworm.com
经过仿真验证,本文所设计的FFT处理器芯片运行速度达到了100MHz,占用的FPGA门数为552806,电路的信噪比可以达到50dB以上,达到了高速高性能的设计要求。
2023-06-13 05:20:04
下载 9
查看 2,594
www.eeworm.com
所实现的并行Turbo编译码器在时钟频率为33MHz，帧长为1024比特，并行子译码器数和最大迭代次数均为4时，可支持8.2Mbps的编译码数掘吞吐量，而译码时延小于124us。
2023-10-09 00:00:02
下载 7
查看 1,513
www.eeworm.com
Modelsim进行了仿真，验证了设计的正确性，并以Xilinx公司的Virtex系列xcv-pq240型FPGA为载体顺利完成了从综合到映射再到布局布线的全过程，该设计的最高时钟频率达到了20.032MHz
2023-11-01 11:20:02
下载 5
查看 9,793
www.eeworm.com
Modelsim进行了仿真，验证了设计的正确性，并以Xilinx公司的Virtex系列xcv-pq240型FPGA为载体顺利完成了从综合到映射再到布局布线的全过程，该设计的最高时钟频率达到了20.032MHz
2024-01-06 19:00:01
下载 2
查看 7,514
www.eeworm.com
所实现的并行Turbo编译码器在时钟频率为33MHz，帧长为1024比特，并行子译码器数和最大迭代次数均为4时，可支持8.2Mbps的编译码数掘吞吐量，而译码时延小于124us。
2024-03-13 14:00:01
下载 8
查看 2,082
www.eeworm.com
仿真与综合结果表明，系统时钟频率最高达到106.7MHz。该设计在完成功能的基础上，能够较好地满足实时性要求。论文对于研究基于FPGA的H.264视频压缩编码系统进行了有益的探索，具有一定的实用价值。
2024-04-15 20:40:01
下载 8
查看 1,013
www.eeworm.com
在132MHz的工作频率下，整个128点FFT变换在此结构模式下只需要242.4ns,满足了MBOA的要求。
2013-07-29 23:00:01
下载 48
查看 1,180
www.eeworm.com
第二，为了提高系统时钟的工作频率，对流水线算法进行了深入的研究，并针对累加器的特点，进行了一系列的改进，使系统能在100MHz的频率下正常工作。
2013-06-08 22:10:02
下载 32
查看 1,130
www.eeworm.com
其次，在了解PCI规范的前提下，深入地分析了PCI时序和地址配置空间等，设计了简化逻辑的状态机，并用VHDL硬件描述语言设计了程序，完成了简化逻辑的PCI接口设计在FPGA芯片内部的实现，达到了一33MHz
2013-06-01 11:00:02
下载 116
查看 1,135
www.eeworm.com
2)给出了一种基于FFT/IFFT的宽带数字正交变换算法，并将该算法在FPGA中进行了硬件实现，设计可对600MHz带宽内的输入信号进行实时正交变换。
2013-06-13 06:00:02
下载 143
查看 1,169
www.eeworm.com
如图1所示，PIC16F84在4MHz时钟下，采用半双工方式，可实现9600波特率的异步串行数据通信，1位停止位，8位数据位，无校验位。
2014-12-27 20:20:02
下载 129
查看 1,107
www.eeworm.com
正弦波、三角波、方波、锯齿波输出频率范围：1KHZ~1MHZ
2022-05-30 01:30:02
下载 9
查看 9,506
www.eeworm.com
在总体方案的指导下，本设计使用STMSS系列8位微控制器是STM8系列的主流微控制器产品，采用意法半导体的130纳米工艺技术和先进的内核架构，主频达到16MHz（105系列），处理能力高达
2022-06-19 05:50:01
下载 5
查看 9,522
www.eeworm.com
2)给出了一种基于FFT/IFFT的宽带数字正交变换算法，并将该算法在FPGA中进行了硬件实现，设计可对600MHz带宽内的输入信号进行实时正交变换。
2023-06-27 01:00:05
下载 4
查看 6,810