找到约 2,168 条结果
www.eeworm.com
本项目完成了DVB-H传输系统信道编码的FPGA硬件设计和实现，系统所有FPGA硬件电路设计采用了Veillog HDL语言编写。
2013-06-10 04:20:01
下载 168
查看 1,133
www.eeworm.com
应用Ouartus Ⅱ图形输入与Verilog HDL语言相结合设计实现了PID控制器，用Modelsim仿真验证了设计结果的正确性，用Synplify Pro进行电路综合，在Quaitus Ⅱ软件中实现布局布线
2013-05-24 23:40:01
下载 35
查看 1,096
www.eeworm.com
最后，使用FPGA和硬件描述语言Verilog HDL开发出了MVB一类设备。
2013-07-27 08:20:01
下载 163
查看 1,125
www.eeworm.com
对该系统在不同信噪比情况下的错误概率进行了计算，并绘出了信噪比-错误概率曲线；其次，利用DSPBuilder中的Signalcompiler将Chen-Mobius多路通信系统的主体模块(函数及积分器的产生等)转化成HDL
2013-07-24 08:10:02
下载 27
查看 1,141
www.eeworm.com
而且只需将HDL代码多次复制，就可实现多个被测ADC在同一时刻并行地被评估，配置灵活。基于FPGA的ADC并行测试方法易于实现，具有可行性，但由于噪声的影响，测试精度有待进一步提高。
2013-06-07 10:50:01
下载 53
查看 1,129
www.eeworm.com
2.2、2 使用 QUARTUS II TEXT EDITOR .......................................... 8
2.2.3 使用 VERILOG HDL
2015-10-08 18:09:06
下载 1
查看 139
www.eeworm.com
应用Ouartus Ⅱ图形输入与Verilog HDL语言相结合设计实现了PID控制器，用Modelsim仿真验证了设计结果的正确性，用Synplify Pro进行电路综合，在Quaitus Ⅱ软件中实现布局布线
2023-06-11 16:10:19
下载 10
查看 6,786
www.eeworm.com
而且只需将HDL代码多次复制，就可实现多个被测ADC在同一时刻并行地被评估，配置灵活。基于FPGA的ADC并行测试方法易于实现，具有可行性，但由于噪声的影响，测试精度有待进一步提高。
2023-09-26 13:20:02
下载 1
查看 8,965
www.eeworm.com
硬件方面，FPGA采用Xilinx公司Spartan系列的XC3S500芯片，用verilog HDL硬件描述语言在Xilinx公司提供的ISE辅助设计软件中实现FPGA编程。
2023-09-27 06:20:02
下载 9
查看 255
www.eeworm.com
4）设计以Altera公司的QuartusⅡ为开发平台，利用FPGA芯片EP1C6Q240C8完成了信道编码各模块及QPSK调制的硬件实现，通过Verilog HDL描述和时序仿真来验证算法的可行性，并给出系统设计中减少毛刺的方法
2023-09-27 08:00:01
下载 4
查看 7,516
www.eeworm.com
硬件方面，FPGA采用Xilinx公司Spartan系列的XC3S500芯片，用verilog HDL硬件描述语言在Xilinx公司提供的ISE辅助设计软件中实现FPGA编程。
2023-09-27 14:50:01
下载 9
查看 192
www.eeworm.com
本文采用Verilog硬件描述语言来设计CLB的电路，用NC-VERILOG工具对HDL程序进行了仿真验证，并利用华微电子系统有限公司长期在开发可编程芯片项目时积累的元件库，在CADENCE软件的schematic
2023-09-28 08:10:01
下载 5
查看 2,336
www.eeworm.com
在分析了所需要的资源的基础上，课题决定采用Altera的Cyclone EP1C12 FPGA设计视频信号处理模块，在Quartus II和modelsim平台下，用Verilog HDL语言开发。
2023-09-29 07:20:01
下载 1
查看 2,077
www.eeworm.com
在控制系统构成上，以Altera的Cyclone系列FPGA为核心部件，应用QuartusⅡ图形输入与Verilog：HDL相结合进行FPGA设计；以K型热电偶为测温传感器、SBWR温度变送器为变送模块
2023-09-29 22:40:02
下载 8
查看 6,118
www.eeworm.com
应用Ouartus Ⅱ图形输入与Verilog HDL语言相结合设计实现了PID控制器，用Modelsim仿真验证了设计结果的正确性，用Synplify Pro进行电路综合，在Quaitus Ⅱ软件中实现布局布线
2023-10-02 14:20:01
下载 5
查看 4,659
www.eeworm.com
(2)用Verilog HDL语言实现了CCSDS编码器，实现了CCSDS编码器较完整的功能，详细介绍了位平面编码实现部分。该编码器支持图像的有损和无损压缩，支持码率和图像质量可调。
2023-10-02 14:40:02
下载 7
查看 7,692
www.eeworm.com
对该系统在不同信噪比情况下的错误概率进行了计算，并绘出了信噪比-错误概率曲线；其次，利用DSPBuilder中的Signalcompiler将Chen-Mobius多路通信系统的主体模块(函数及积分器的产生等)转化成HDL
2023-10-02 18:50:01
下载 3
查看 5,694
www.eeworm.com
FPGA电路逻辑关系清晰，芯片时延小、速度快，且可用VHDL或Veilog HDL描述其内部逻辑电路，便于修改和升级。如果在高速数据采集系统中采用FPGA控制器，将极大地提高系统的稳定性和可靠性。
2023-10-04 14:10:01
下载 7
查看 1,856
www.eeworm.com
最后，使用FPGA和硬件描述语言Verilog HDL开发出了MVB一类设备。
2023-10-04 19:10:01
下载 7
查看 1,589
www.eeworm.com
运用HDL语言程序实现了本文提出的电路结构，在EDA工具中进行了综合，生成了RTL级电路，并且进行了综合后仿真。仿真结果表明设计完全正确，并且得到了很好的性能。
2023-10-05 19:50:02
下载 5
查看 1,145