找到约 2,974 条结果
www.eeworm.com
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->VerilogHDL数字系统设计及其应用(.pdf
2023-06-01 17:00:07
下载 5
查看 3,803
www.eeworm.com
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->VHDL语言的层次化设计.ppt
2024-06-19 02:20:01
下载 2
查看 1,071
www.eeworm.com
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->数字电路的VHDL设计.pdf
2024-12-06 08:50:01
下载 5
查看 4,975
www.eeworm.com
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->通用存储器VHDL.zip
2025-01-15 15:40:02
下载 6
查看 8,318
www.eeworm.com
介绍了一些基础的fpga的例子，主要利用verilog hdl 进行编写 ，对初学者有一定的利用价值
2025-03-06 18:10:01
下载 9
查看 1,422
www.eeworm.com
对于CDMA2000 1X反向信道仿真，其中包括CRC，卷积，交织，扩频和调制的整个过程，模型和M文件。请查看文件夹中的README。
2014-12-08 00:32:01
下载 135
查看 1,033
www.eeworm.com
linux下有没有TurboC2.0那样的画点、线、圆的图形函数库，有没有grapihcs.h，或者与之相对应或相似的函数库是什么？有没有DirectX这样的游戏开发库？SDL就是其中之一。
2016-01-07 20:35:02
下载 32
查看 1,101
www.eeworm.com
一个小程序，用Veilog HDL编写的，可以用于篮球比赛的倒计时牌，已在max-plusII上仿真通过。
2015-08-15 10:45:01
下载 106
查看 1,039
www.eeworm.com
60秒秒表设计，可暂停和分段计数等，所有功能是利用verilog HDL来描述，最后下载到CPLD/FPGA才能运行。
2017-06-08 20:54:01
下载 109
查看 1,558
www.eeworm.com
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->VERILOG快速入门->Verilog基础知识.pdf
2023-05-06 03:40:04
下载 4
查看 5,577
www.eeworm.com
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->卡内基梅陇大学verilog课程讲义.pdf
2023-05-14 11:40:08
下载 9
查看 6,342
www.eeworm.com
VHDL语言概述:本章主要内容：
硬件描述语言（HDL）
VHDL语言的特点
VHDL语言的开发流程
2023-11-26 01:50:01
下载 6
查看 340
www.eeworm.com
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->VHDL 与数字电路设计.rar
2024-12-01 03:00:02
下载 9
查看 6,223
www.eeworm.com
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->VHDL语言及其应用 156页.pdf
2024-12-21 11:20:01
下载 9
查看 1,293
www.eeworm.com
通过这个实验，掌握采用Verilog HDL 语言编程实
现按键控制LED 亮灭及按键消抖方法。
2025-04-11 03:30:04
下载 1
查看 9,743
www.eeworm.com
提出了利用CRC码和汉明码相结合,实现单片机串行通信的检错和纠错的方法,提高了单片机串行通信的可靠性.
2025-02-20 21:10:01
下载 1
查看 9,504
www.eeworm.com
在开发装置中对智能仪表设备进行读写数据，该软件计算crc16,并可通过计算机串口发送和接收数据，可和开发装置通信
2026-01-04 05:00:01
下载 2
查看 16
www.eeworm.com
该文档为基于FPGA的数字时钟的设计讲解文档，
在QuartusⅡ开发环境下，用Verilog HDL硬件描述语言设计了一个可以在FPGA芯片上实现的数字
时钟．通过将设计代码下载到
2022-09-08 03:00:02
下载 7
查看 8,018
www.eeworm.com
华为内部的FPGA设计培训教程，详细阐述了设计流程图、Verilog HDL设计、逻辑仿真、逻辑综合。对大家的学习一定有帮助的。
2013-08-08 08:30:01
下载 120
查看 1,190
www.eeworm.com
浮点FFI，的VHDL实现及HDL功能测试方法的研究
附录B加法处理器测试平台代码
附录CFFT处理器的测试平台代码
2013-12-23 13:02:15
下载 36
查看 1,042