找到约 2,168 条结果
www.eeworm.com
本论文采用自上而下（Top-To-Down）和模块化的设计方法，使用FPGA和硬件描述语言（VHDL和Verilog HDL）设计了一个PCI接口核，并通过自行设计的试验板对其进行验证。
2013-07-28 20:00:01
下载 145
查看 1,075
www.eeworm.com
功能验证的基本概念和方法，随机测试（]Random Test），衡量功能验证的质量
第4章：RTL级设计和仿真概念
RTL代码编写的规则，通用规则，VHDL设计规则，Venlog设计规则，使用HDL
2022-08-22 23:30:02
下载 10
查看 3,008
www.eeworm.com
(2)介绍了Xilinx公司Vertex- Ⅱ架构的FlPGA硬件平台，以及所应用的Verilog HDL开发语言。
2023-06-09 22:41:02
下载 8
查看 4,776
www.eeworm.com
本文在FPGA平台上，用Verilog HDL实现了一个研究图像处理算法的可重复配置的硬件模块架构，架构包括PC机预处理和通信软件，控制模块，计算单元，存储器模块和通信适配模块五个部分。
2023-06-10 11:30:03
下载 3
查看 2,657
www.eeworm.com
本设计中，FPGA芯片的设计和与控制芯片的接口设计是一个难点，本文利用Altera的设计工具Quartus Ⅱ并结合Verilog-HDL语言，采用硬件编程的方法很好地解决了这一问题。
2023-06-13 05:30:13
下载 6
查看 8,595
www.eeworm.com
在FPGA中，利用Verilog HDL语言编写了CCD和AD9826的控制时序；利用两块双口RAM组成乒乓操作单元，实现高速数据的缓存，避免利用NiosⅡ处理器直接读取时的频繁中断。
2023-06-27 06:10:03
下载 4
查看 8,313
www.eeworm.com
采用Verilog HDL硬件描述语言设计RTL级电路，完成功能仿真，以Altera公司Stratix II系列的EP2S180 FPGA开发板为平台，实现MP3解码器的FPGA原型芯片。
2023-06-27 11:30:04
下载 6
查看 6,310
www.eeworm.com
根据FPGA的外围器件A/D模数转换器和DSP以及要实现的相关检测算法，本课题对FPGA内部的功能进行了模块划分，以Xilinx ISE为软件平台，采用Verilog HDL语言对其进行编程实现，主要设计的功能模块有
2023-06-27 13:20:03
下载 2
查看 7,080
www.eeworm.com
本设计中，FPGA芯片的设计和与控制芯片的接口设计是一个难点，本文利用Altera的设计工具QuartusⅡ并结合Verilog—HDL语言，采用硬件编程的方法很好地解决了这一问题。
2023-06-27 18:10:03
下载 4
查看 5,497
www.eeworm.com
其次在该平台上，本文使用Verilog HDL硬件语言在FPGA芯片上实现了多种图像预处理算法。
2023-09-25 19:50:01
下载 9
查看 1,804
www.eeworm.com
整个设计使用Verilog HDL，硬件开发语言，在ISE 10.0仿真软件环境下开发，采用Xilinx Virtex-II Pro FPGA.硬件平台上进行了实现，并给出了该系统与PC机的性能比较。
2023-09-26 02:10:01
下载 8
查看 5,251
www.eeworm.com
本设计采用Verilog HDL语言对需要实现的电路进行描述，并使用Modelsim软件仿真。仿真结果表明，本文设计的逻辑电路可靠稳定，与SATAⅡ协议定义功能一致。
2023-09-28 08:00:02
下载 3
查看 810
www.eeworm.com
论文在研究了DDR2的JEDEC标准的基础上，设计出DDR2控制器的整体架构，采用自项向下的设计方法和模块化的思想，将DDR2控制器划分为若干模块，并使用Verilog HDL语言完成DDR2控制器IP
2023-09-28 09:00:01
下载 6
查看 8,960
www.eeworm.com
整个设计采用Verilog HDL语言描述，通过了现场可编程门阵列(FPGA)的原型验证，并采用SIMC0.18μm工艺单元库完成了该电路的逻辑综合。
2023-09-28 10:40:02
下载 1
查看 7,710
www.eeworm.com
本设计使用Verilog HDL对各模块进行了RTL级描述，并使用Quartus II7.2进行了逻辑仿真，最后使用Altera公司的FPGA芯片来进行验证。
2023-09-29 08:10:01
下载 10
查看 3,471
www.eeworm.com
2.在设计中采用层次化，模块化的思想，将整个滤波器划分成多个功能模块，然后利用Verilog HDL硬件描述语言进行各个模块的设计，最终完成：FIR数字滤波器的系统设计。
2023-09-30 05:00:02
下载 8
查看 7,064
www.eeworm.com
利用QuartusⅡ自定义外设和Avalon总线多主并行处理的特点，采用Vefilog HDL，语言实现激励信号发生器和高速数据采集器，使得信号激励和信号采集在同一片芯片中实现，从而提高了信号及信号处理的精确度
2023-10-01 21:30:02
下载 1
查看 7,465
www.eeworm.com
本文在FPGA平台上，用Verilog HDL实现了一个研究图像处理算法的可重复配置的硬件模块架构，架构包括PC机预处理和通信软件，控制模块，计算单元，存储器模块和通信适配模块五个部分。
2023-10-02 04:00:01
下载 6
查看 7,691
www.eeworm.com
本设计中，FPGA芯片的设计和与控制芯片的接口设计是一个难点，本文利用Altera的设计工具Quartus Ⅱ并结合Verilog-HDL语言，采用硬件编程的方法很好地解决了这一问题。
2023-10-02 07:00:02
下载 8
查看 8,587
www.eeworm.com
(2)介绍了Xilinx公司Vertex- Ⅱ架构的FlPGA硬件平台，以及所应用的Verilog HDL开发语言。
2023-10-02 22:00:01
下载 2
查看 1,906